(19)日本国特許庁(JP)

# (12) 公表特許公報(A)

# (11)特許出願公表番号 特表平6-509909

#### 第7部門第2区分


(43)公表日 平成6年(1994)11月2日

\	識別記号	庁内整理番号	FI
H 0 1 L 27/10	431	7210 - 4M	
G11C :.7/00	Α	6866-5L	
H01L 29/788			
29/792			
		8831-4M	H01L 29/78 371
			審査請求 未請求 予備審査請求 有 (全 34 頁)
(21)出願番号	<b>特願平</b> 5-504488		(71)出願人 エナージー・コンバーション・デバイセ
(86) (22)出願日	平成4年(1992)8月	17日	ス・インコーポレーテッド
(85)翻訳文提出日	平成6年(1994)2月	121日	アメリカ合衆国 48084 ミシガン州 ト
(86)国際出願番号	PCT/US92/	06876	ロイウエスト メイプル ロード 1675
(87)国際公開番号	WO93/0450	6	(72)発明者 オプジンスキー, スタンフォード, アー
(87)国際公開日	平成5年(1993)3月	34日	JV.
(31)優先権主張番号	747,053		アメリカ合衆国 48013 ミシガン州 ブ
(32)優先日	1991年8月19日		ルームフィールド ヒルズ スクァール
(33)優先権主張国	米国(US)		ロード 2700
(31)優先権主張番号	768, 139		(72)発明者 クズバティ, ウロディミール
(32)優先日	1991年9月30日		アメリカ合衆国 48092 ミシガン州 ウ
(33)優先権主張国	米国(US)		ォラン ウォルター 2426
			(74)代理人 弁理士 谷 義一 (外1名)
			最終頁に続く

(54) 【発明の名称】 電気的に消去可能な、直接重ね書き可能なマルチピット単セルメモリ素子およびそれらから作製 したアレイ

### (57)【要約】

固相であり、直接重ね書き可能であり、不揮発性、高 速、マルチビット単一セルは、局所の原子的および/ま たは電子的な秩序を有する非常に多くの安定可能で不揮 発性検出可能な構成によって特徴付けられる。これは、 パルス電圧および持続時間を変える電気入力信号によっ て選択的にかつ繰り返し可能にアクセスされ得る。また、 調整電界が除去された後でさえも、全レンジにわたる実 質的に一定のバンドギャップを維持しながら、異なるフ ェルミ準位位置の大きなダイナミックレンジのいずれか 一つを仮定するために、結晶相内で調整され得る微細結 晶質半導体材料の独特のクラスが開示されている。メモ リ素子は、メモリ素子が製造される元の半導体材料の組 成的な調整の使用を通じて達成された、高められた安定 性によって特徴付けられている。メモリ素子は、非晶質 シリコンを単独または非晶質カーボンと組み合わせて形 成された電気的なコンタクトを含めてもよい。メモリ素 子(30)は、酸化物層(20, 39)によって囲まれ たメモリ材料からなる領域 (36) の形態であってもよ い。メモリ装子は、N+領域(12)と列ライン(42)



とによって形成された行 (row)のラインが交差する位置 に配された素子を備え、N型層 (18)とP型領域 (24)との間に形成されたアクセスダイオードを有する アレイであってもよい。

#### 請求の範囲

1. (1) 電気抵抗値の大ダイナミックレンジと、(2) マルチピット記憶能力を有する単一セルを提供するように選択された電気入力信号に応答して前記ダイナミックレンジ内の複数の抵抗値の一つに固定される能力によって特徴付けられた、単一セルメモリ素子を規定するメモリ材料からなるボリュームと、

前記電気入力信号を供給して前記メモリ材料を前記ダイナミックレンジ内の選択された抵抗値に固定するための立体的に配された一対のコンタクトとを含み、

メモリ材料からなる前記単一セルは前記選択された 電気信号によって、前記材料の先の抵抗値にかかわら ず、前記ダイナミックレンジ内のいかなる抵抗値にも 固定可能である、電気的に操作され、直接的に上書き 可能で、マルチビット、単一セルメモリ業子。

- 2. 前記単一セルは、均質のカルコゲナイドメモリ材料からなるモノリシック体であり、前記メモリ材料からなるポリュームは500~5,000 人の厚さを有するものである、請求の範囲第1項のメモリ妻子。
- 3. 前記抵抗値のダイナミックレンジは、電気抵抗値の別個の検出が可能な少なくとも4つのレベルを提供

するものである、請求の範囲第1項のメモリ素子。

- 4. 前記メモリ材料は、Se,Te,Ge,Sb およびそれらの混合物または合金からなる群より選択されたものである、請求の範囲第1項のメモリ素子。
- 5. 前記メモリ材料は、Te, Ge およびSbを
  Te。Ge。Sb、o、-(\*\*\*) の組成比で含み、その下付き文字は原子%であり、全体を100%とし、40≤ a ≤ 58および8≤ b ≤ 10としたものである、請求の範囲第4項のメモリ素子。
- 6. 前記メモリ材料のポリュームは、直径2ミクロン 未満の孔に操作的に配されたものである、請求の範囲 第1項のメモリ素子。
- 7. 前記メモリ材料を前記ダイナミックレンジ内の任意の抵抗値に固定する前記選択された電気信号は、1~25ボルトの範囲内であり、かつ、信号持続時間が約500 ナノ砂未満である少なくとも一つの電気信号パルスである、讃求の範囲第1項のメモリ素子。
- 8. 前記選択された電気信号は複数の電気信号バルスであり、かつ、フィードバックループは、追加バルスを伝えて前記メモリ素子が前記選択された抵抗値に固

定されることを保証するものである、請求の範囲第7 項のメモリ素子。

9. 前記メモリ材料からなるボリュームと前記コンタクトは、薄膜材料からなるマトリックスアレイを規定するよう形成され、前記アレイの各メモリ素子は、薄膜分離素子によって別個に呼出可能な高密度でマルチビットメモリセルの三次元的なマルチレベルアレイを規定するように前記アレイの他のメモリ素子からアドレス可能に分離されている、請求の範囲第1項のメモリ素子。

#### 10. 基体と、

該基体上の複数の行および列に立体的に配され、別個にアドレス可能で、電気的に活性化され、直接上書き可能で、マルチレベルな複数の単一セルメモリ素子と、

各別個のメモリ素子と共同して当該素子を残りの複 数のメモリ素子から電気的に分離する分離素子と、

電気的に調整可能なフェルミ準位位置を有し、その 準位が実質的に一定の光学的なパンドギャップを維持 するが実質的に異なる電気的な抵抗の大きなダイナ ミックレンジ上で調整されるべき能力によって特徴付 けられ、さらにマルチレベル記憶能力を有する前記単 ーセルメモリ素子を提供するように選択された電気入 カ信号に応答して前記ダイナミックレンジ内の複数の抵抗値の一つに固定されるべき能力によって特徴付けられる、メモリ材料からなるポリュームによって規定された各単一セルメモリ素子と、

前記各メモリ素子を構成し、電気入力信号を供給して前記メモリ材料を前記ダイナミックレンジ内の選択された抵抗値に固定するための立体的に配され、記憶された情報を読み出すと共に前記メモリ材料に情報を書き込むための端子を提供する一対のコンタクトと、

メモリ材料からなる前記単一セルは、前記選択された電気信号によって、先の固定値にかかわらず、前記ダイナミックレンジ内のいかなる抵抗値にも固定可能であり、前記材料は固定信号が終了された後でさえ、前記抵抗値での固定を維持する能力を有し、および

電気的なコンタクトを、前記メモリ材料のポリュームを有する前記各メモリ素子の一方の側の上と、前記分離素子を有する前記各メモリ素子の他方の側の上に形成し、これによって各別個のメモリ素子の抵抗値を選択的にかつ個別的に固定しかつ読み出す手段を提供するアドレスラインとを含む、電気的に操作され、直接的に上書き可能で、マルチピット、単一セルメモリ素子のメモリアレイ。

11. 前記各単一セルメモリ素子は、Se.Te.Ge.Sb.Bi.

されることを保証するものである、請求の範囲第14項 のメモリアレイ。

16. 前記分離素子は、薄膜 p-i-nSi 合金ダイオードまたはトランジスタである、請求の範囲第19項のメモリアレイ。

17. Se, Te, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, Oおよびそれらの混合物または合金からなる群より選択された微細結晶質半導体材料であって、実質的に異なる電気伝導度の大きなダイナミックレンジとその全レンジの実質的に一定の光学的パンドギャップとによって特徴付けられる材料におけるパンドエッジに相対的なフェルミ準位位置を準安定な検出可能な複数の位置のうちの任意の一つの位置に調整する方法であって、

カルコゲナイド合金材料からなる均質体を提供 し、

前記材料にパルスを照射して該材料のフェルミ準位位置を半導体材料のパンドエッジに相対する選択位置に調整し その結果電気伝導度の大きなダイナミックレンジ内の与えられた伝導度の値を得、および

フェルミ準位位置を実質的に調整された位置に維持 するが前記メモリ材料に対するプログラム化されたパ ルスの適用を終了する各ステップを含むフェルミ準位 位置を調整する方法。 Pb, Sn, As, S, Si, P, O およびそれらの混合物または合金からなる群より選択された均質のカルコゲナイドメモリ材料からなるモノリシック体を含む、請求の範囲第10項のメモリアレイ。

12. 前記ダイナミックレンジおよび前記マルチレベル能は、一つの単一セルメモリ素子における2値情報の少なくとも1と1/2ピットの記憶を与える、請求の範囲第10項のメモリアレイ。

13. 前記メモリ材料は、Te.Ge およびSbを
Te.Ge。Sb.co-(・・・) の組成比で実質的に含み、その下付き文字は原子%であり、全体を100 %とし、40≤ a
≤ 58および8≤ b ≤ 40としたものである、請求の範囲
第25項のメモリアレイ。

14. 前記メモリ材料を前記ダイナミックレンジ内のいかなる抵抗値に固定する前記選択された電気信号は、1~25ポルトの範囲内であり、かつ、信号持続時間が約500 ナノ秒未満である少なくとも一つの電気信号パルスである、積求の範囲第10項のメモリアレイ。

15. 前記選択された電気信号は複数の電気信号パルスであり、かつ、フィードバックループは追加パルスを伝えて前記メモリ素子が前記選択された抵抗値に固定

19. 前記半導体材料のフェルミ準位位置の調整は、該材料の抵抗性および反射性における観察される変化をもたらすように前記材料の電気的および光学的特性を調整し、前記材料の電気伝導度の前記レンジが選択されたエネルギの選択された出力および持続時間を有する少なくとも一つのパルスの入力時における抵抗値および反射率の値のダイナミックレンジを与えるものである、請求の範囲第17項の方法。

20. 前記エネルギバルスの印加/終了を繰り返して前記レンジ内の同一または異なる電気伝導度に前記半導体材料を調整するステップをさらに含み、前記材料は伝導度が先に調整されたものであるが前記レンジ内のいかなる電気伝導度にも調整される能力によって特徴付けられるものである、請求の範囲第19項の方法。

21. 微細結晶質半導体材料からなる多元素組成物の電気伝導度を調整する方法であって、前記成分元素は、相互結合 (intercouple) して該材料の結晶の格子構造

を形成すると共に、前記調整は、前記多元素組成物の前記成分元素の少なくとも一つの原子によって寄与された自由電荷の濃度を変えることによって達成され、前記方法は

各成分元素の原子を前記組成物に組込んだ格子構造によって規定された所定量のクリスタリットを含む微細結晶質半導体材料の組成物を提供し、

前記組成物における成分元素の一つによって寄与された電荷キャリアを加減するように前記材料に電気信号を適用し、これによって前記材料の電気伝導度が前記一成分元素によって寄与された自由電荷の濃度に依存する新規の値に顕整され、および

前記適用された信号によって決定された自由電荷の 濃度を維持し、前記信号の前記材料への適用を終了し た後でさえ前記材料の電気伝導度の新規な値が一定で とどまる各ステップを含む微細結晶質半導体材料から なる多元素組成物の電気伝導度を調整する方法。

- 22. Se, Te, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, Oおよびそれらの混合物または合金からなる群より選択された少なくとも1種の均質のカルコゲナイド元素を含む組成物からなる半導体材料を形成するステップをさらに含む、請求の範囲第21項の方法。
- 23. Te, Ge およびSbをTe, Ge, Sb, oo. (\*\*\*) の組成比で

該コンタクト間に配された単一セルメモリ素子を形成するメモリ材料のポリュームとを含み、

該メモリ対料のポリュームは、Se, Te, Ge, Sb, Bi, Pb, Sn, As, S, Si P, Oおよびそれらの混合物または合金からなる群より選択された複数の成分元素から形成されており、各元素はメモリ材料のポリューム全体を通して存在しており、

さらに入力信号を適用してメモリ材料のポリューム を選択された抵抗値に固定する手段とを含み、

前記メモリ材料のポリュームは、該メモリ材料のポリュームの立置上の組成を変えて実質的に該材料の抵抗を安定化する手段を含み、該メモリ材料のポリュームは入力信号の投入が終了した後、ドリフトなしに前記退択された抵抗値への固定をそのままとするのに適合されている、改良された単一セルメモリ素子。

- 28. 前記組成を変える手段は組成的に傾斜したメモリ材料のポリュームを含む、請求の範囲第27項の改良されたメモリ素子。
- 29. 前記組成を変える手段は組成的に層化したメモリ材料のポリュームを含む、請求の範囲第27項の改良されたメモリ漢子。
- 30. 前記組成を変える手段は、組成的に傾斜し、か

実質的に含み、その下付き文字は原子%であり、全体を100 %含し、40≤ a ≤ 58および8 ≤ b ≤ 40とした材料からなる前記半導体材料を形成するステップをさらに含む、請求の範囲第22項の方法。

- 24. 前記適用された信号を、出力および持続時間の選択された少なくとも一つの電気パルスという形態で提供するステップをさらに含む、請求の範囲第21項の方法。
- 25. 少なくとも一つの成分元素はカルコゲナイドであり、かつ、自由電荷キャリアの前記調整は孤立電子対の格子の相互作用を調整することによって達成される、請求の範囲第21項の方法。
- 26. 前記信号の適用/終了を繰り返して前記半導体材料を同一または異なる電気伝導度に調整するステップをさらに含み、前記材料は電気伝導度が先に調整されたものであるがある電気伝導度に調整される能力によって特徴付けられるものである、請求の範囲第21項の方法。
- 27. 立体的に配され、記憶された情報を読み出しかつ メモリ素子に情報を書き込むための端子を提供する一 対のコンタクトと、
- つ、組成的に層化したメモリ材料のポリュームを含み、請求の範囲第27項の改良されたメモリ素子。
- 31. 前記傾斜組成物は、Ge.4SbzsTes7から GezzSbzzTes6まで傾斜した組成を含む、請求の範囲第 28項の改良されたメモリ素子。
- 32. 前記層化された組成物は、Gei.sbioTes,と Gez:SbizTesoの別個の層を含む、請求の範囲第29項の 改良されたメモリ素子。
- 33. 前記傾斜組成物と前記層化された組成物の組み合わせは、GerrSbrrTerrの一層と、GerrSbrrTerrとGerrSbrrTerrの傾斜された一組成物を含む、請求の範囲第30項の改良されたメモリ奏子。
- 34. 前記傾斜組成物と前記層化された組成物の組み合わせは、 GeraSbraTerrの一層と、 GeraSbraTerrと GeraSbraTerrと 朝鮮された一組成物を含む、請求の範囲第30項の改良されたメモリ素子。
- 35. 前記メモリ材料のポリュームと前記コンタクトとは、薄膜材料のマトリックスアレイを画定するように形成されており、該アレイ内の各メモリ素子は、薄膜分離素子によって同一アレイ内の他のメモリ素子から

アドレス的に分離されている、請求の範囲第 2 7項の改 良されたメモリ素子。

36. 薄膜メモリ素子と分離素子との組み合わせは、別個にアドレス可能な高密度メモリセルの三次元マルチレベルアレイを画定する、請求の範囲第35項の改良されたメモリ素子。

37. 前記メモリ材料のポリュームは、(1) 電気抵抗値の大ダイナミックレンジと、(2) 前記メモリ材料のポリュームが先に固定した抵抗値を有しているが、マルチレベル記憶能力を有する前記単一セルを提供するように選択された電気入力信号に応答して前記ダイナミックレンジ内の複数の検出可能な値の一つに固定される能力とによって特徴付けられている、請求の範囲第27項の改良されたメモリ素子。

38. 前記メモリ材料のポリュームは、大きな寸法が約1,000 A未満であるクリスタリットを含む、請求の範囲第27項の改良されたメモリ素子。

39. 前記メモリ材料は、その成分元素が存在する実質 的に分離した層内に不均等に配されている、請求の範 囲第2.7項の改良されたメモリ素子。

記メモリ材料に記憶された情報を読み出しかつ前記メモリ材料に情報を書き込むための端子を提供する、立体的に配された二つのコンタクトからなり、入力信号を適用して前記メモリ材料を選択された抵抗値に固定する手段:および

メモリ材料からなる前記単一セルは、該材料の抵抗値が先に固定されているが、前記選択された入力信号によって所望の抵抗値に安定化され、かつ、前記材料が前記固定信号が終了した後に前記固定された値での固定を維持する能力を有している、直接上書き可能な単一セルメモリ素子。

44. 前記立体的に配された二つのコンタクトはそれぞれさらに前記メモリ材料のポリュームから離れたシリコン材料からなる薄膜状の層の上に配されたカーボン材料からなる薄膜状の層を含む、請求の範囲第 43項のメモリ素子。

45. 前記立体的に配された二つのコンタクトはそれぞれ前記カーボン材料からなる薄膜状の層上に配されたモリブデン材料からなる薄膜状の層を付加的に含む、 請求の範囲第44項のメモリ素子。

46. 前記シリコン材料からなる薄膜状の層は、起源的 に非晶質状態であり、かつ、初期の形成/スイッチン 40. 前記組成的な手段は、バンドギャップを広げる元業の前記材料のポリュームへの添加を含む、請求の範囲第27項の改良されたメモリ素子。

41. 前記メモリ材料のポリュームの位置上の組成を変える手段は、共有結合における増加を含む、請求の範囲第27項の改良されたメモリ素子。

42. 前記メモリ材料のポリュームは、孤立電子対を含む少なくとも一つの成分元素を含み、前記メモリ材料のポリュームの位置上の組成を変える手段は、前記半導体材料のバンドギャップにおける欠陥状態を創作するか、あるいは排除するための前記孤立電子対の周辺環境の変成を含む、譲求の範囲第27項の改良されたメモリ素子。

43. (1) 電気的に検出可能な少なくとも二つの抵抗値と、(2) データ記憶能力を有する単一セルを提供するように選択された電気入力信号に応答して前記検出可能な値の一つに固定される能力とによって特徴付けられる Se. Te およびそれらの混合物および合金からなるカルコゲンを含む単一セルメモリ素子を画定するメモリ材料のポリュームと、

前記メモリ材料のポリュームに直接接触するように 配されたシリコン材料からなり薄膜状の層を含み、前

グ中に後発的に前記薄膜状の非晶質シリコン材料の部分が結晶化したものである、請求の範囲第43項のメモリ素子。

47. シリコンおよびカーボン材料からなる前記薄膜状の層は、起源的に非晶質状態であり、かつ、初期の形成/スイッチング中に後発的に非晶質シリコンおよびカーボン材料からなる前記薄膜状の層が結晶化したものである、請求の範囲第44項のメモリ素子。

48. 前記メモリ材料のポリュームは、Cr.Fe.Niよびそれらの混合物または合金からなる群より選択された遷移金属を付加的に含む、請求の範囲第43項のメモリ素

49. 一元素または多元素が、固定抵抗のドリフトを減少させるように前記メモリ材料のポリュームの全体を通して組成的に傾斜(grading)されている、請求の範囲第43項のメモリ素子。

50. 前記メモリ材料のポリュームは、約1ミクロン未満の孔内に操作的に配されている、請求の範囲第43項のメモリ素子。

51. 前記メモリ材料を所望の抵抗値に固定した前記選

択された電気入力信号は、約1ポルトと約2ポルトとの間のパルス電圧、約0.5 ミリアンペアと約1ミリアンペアとの間のパルス電流を用い、約100 ナノ秒と500 ナノ秒との間の持続時間の選択されたパルスのうち少なくとも一つのパルスである、請求の範囲第43項のメモリ素子。

52. 前記メモリ材料のポリュームと前記コンタクトとは、薄膜材料のマトリックスアレイを画定するように形成されており、該アレイ内の各メモリ素子は、薄膜分離素子によって同一アレイ内の他のメモリ素子からアドレス的に分離されている、請求の範囲第43項のメモリ素子。

願)、同第768、139 号(1991年9月30日出願)、同 第789、234 号(1991年11月7日出願)、同第880、763 号(1992年5月8日出願)、および同第898、635 号 (1992年6月15日出願)の明細書に基づくものであっ て、当該米国特許出願の番号を参照することによって 当該米国特許出願の明細書の記載内容が本明細書の一 部分を構成するものとする。

#### 背景技術

 明 細 書

電気的に消去可能な、直接重ね書き可能なマルチピット単セルメモリ 素子および それらから作製したアレイ

#### 技術分野

本発明は、一般に、高濃度の変調可能な自由電荷 キャリア (free charge carrier) を特徴とする独特な 新しいクラスの半導体材料に関するものである。

この新しいクラスの半導体材料から作製された半導体デバイスの動作機構は従前の半導体デバイスの動作機構は従前の半導体デバイスの動作機構は従前の半導体デバイスの動作機構は近前の半導体で示す新しい性質を示すを含まる。には異なっており、本発明は新しいクラスの狭バヤスに詳しくは、本発明は新しいクラスの狭バ材料を含めている。とギャップで、個にでCCTystalline)半導体材料を直接重ね書き可能な、極低エネルギの、非常に高速でマルチレベル単セル動作メモリ素子に;およびこれらのもりのである。

なお、本明細書の記述は本件出願の優先権の基礎 たる米国特許出願第747,053 号(1991年8月19日出

材料には小さな違いがある。本発明の目的のためには「メモリ素子」および「制御素子」という用語は同義的に使用される。

たいていの半導体デバイスの動作は熱平衡において 生成されるものとは異なる可動電荷キャリア濃度の別 観により規制される。本発明前は、固体半導体デバイス内の過剰または自由(これら2つの用語は本明細書 全体にわたって交換可能に使用されていは4つの一般 りアの濃度を規制し変調する方法としては4つの公別 的方法が知られていたに過ぎない。これら4つの公別 方法については、本発明の利点を評価するために必要 な半導体デバイスの動作の基本的メカニズムの一般的 説明の後で説明されるであろう。

ル)に等しい。よく知られていることではあるが、強調に値するのは、定常状態キャリア濃度が維持されるべきものにすれば、生成されるのと同じ速度で電荷キャリアが再結合しなければならないということである。再結合が起きるのは、伝導帯の電子が、直接的にまたはギャップ中間の再結合中心の媒介により間接的に、空状態(正孔)に遷移し、それにより対を消滅させるときである。

熱的に無成された電荷キャリアに加えて、結晶格子 中に或る不純物を故意に導入することにより半導体材 料中にキャリアを創製することが可能である。この方 法はドーピングと呼ばれており、半導体の導電性を変 える慣用の方法である。ドーピングにより、半導体材 料を電子または正孔のいずれかがあらかじめ優勢にな るようにに、すなわち、n-型もしくはp-型のいずれか になるように、変えることができる。結晶格子が ドープされて平衡キャリア濃度が真性キャリア濃度 と異なると、半導体材料は「エキストリンシック」 ("extrinsic") であるといわれる。それ以外の点では 完璧な格子をもつ結晶に不純物または格子欠陥が導入 されるとエネルギバンド構造に追加の準位が通常バン ドギャップ内に創製される。例えば、シリコンまたは ゲルマニウムに燐を導入すると、伝導帯の極近傍にエ ネルギバンドが生じる。この新しいエネルギバンドは 雾(0) %において質子で満たされており、これらの電子 を励起して伝導帯に到達させるのにごくわずかしか熱エネルギを必要としない。このように、約50 — 100Kでは、不純物単位の実質的に全ての電子が伝導帯に供与される。ドナー不純物をドープされた半導体は伝導帯にかなりの濃度の電子を持つことができるが、これは温度が真性電荷キャリア濃度が認められるには低すぎるような温度であってもそうである。

読者は上述したように過剰の電荷キャリアの存在の電気伝導度に対する意義を認めることができる上は、これらのキャリアが光学的励起によっても創製することができること、あるいはこれらのキャリアは順方向バイアスされたp-n 接合またはショットキ障壁をが切って注入することができることに注意すべきまでは、かつ、過剰のキャリアが発生する仕事は対料の電気伝導工程を支配することができる。先に述べたように、自由電荷濃度を変調するには4つの方法は以下に説明する通りである。

(1) 1948年に バーディーン、ブラッテンおよびショックレーが半導体エレクトロニクスの新しい時代を招来し、彼らはバイポーラ接合トランジスタに注入された少数電荷キャリアの流れをうまく変調することにより、 固体増幅器の動作を実証した。 バイポーラ接合トランジスタは 3 端子デバイスであり、 2 つの端子

を流れる電流は第3の端子において電流を小さく変化 させることにより調節(コントロール)することがで きるものである。この調節ができるという特徴により 小さな信号の増幅やデバイスを「オン」状態から「オ フ」状態に切り替えることができる。換言すると、バ イポーラトランジスタは半導体接合を横断する少数電 荷キャリアの注入および収集を変調するのに使用され る。さらに詳しくは、例えばp-n-p バイポーラ構造 (n-p-n バイポーラー構造の動作はp-n-p バイポーラ 構造の動作を単に逆転したものである。)の場合を考 察すると、順方向バイアスされた接合の負種側は逆方 向バイアスされた接合の負種側と同じである。この構 成では、p-n接合から中央のn領域内へ正孔を注入す ると少数キャリアである正孔が供給され、このn-p 接 合を通して電流が逆流するのに関与する。いまや明白 になったように、このデバイスの呼称「バイポーラ」 は電子と正孔の双方の動作の決定的重要性に関連した ものである。

作用においては、デバイスのp-n 接合を通して流れる逆飽和電流はこの接合の近傍に少数キャリアが生成される率によって決まる。電子一正孔対発生率を増加させることによって接合を通過する逆電流を増加することは可能である。これは光で達成することができる(光検知器について以下に説明するように)。電気的には、都合のよい正孔注入デバイスは順方向バイアス

された p-n 接合であって、その電流が p 領域から n 材料に注入された正孔に主としてよっている接合の r のなった接合の n のが逆方向バイアスされた接合の n 側と同じであると、得られる p-n-p構造が動作するのは、p-n 接合から中央の n 領域内への正孔の注入により少数キャリアである逆電流に加わると、1000年のでは、p-n 接合を貫通する逆電流に加わるとである。もちろん、n-領域は狭いので注入シジスタの n-p バイポーラトランジスタの a をでは n 領域内 (この p-n-p バイポーラトランジスタの 変 を m では m 報合 c を を でと 拡散されて初めて 再結合する。

て、典型的なスイッチング動作では、ベース電流は正から負へ振れ、それによりデバイスは飽和からカット オフに、またその逆に、駆動される。

(2) 第2の従来の自由電荷キャリアの濃度制御方法デバイスによって施行される。背景説明として、最ももでは、で使用されている電子デバイス、特にデジタル集積では、使用されている電子デバイス、特にデジタル集積では、MIS)トランジスタである。MISトランジスタである。MISトランジスタである。MISトランジスタである。MISトランジスタである。MISトランジスタである。MISトランジスタである。MISトランジスルでは、伝導チャネルの電荷キャリア濃度はチャネル電性によって制御されている。得られたアバとは中の加された電圧によって制御される。得られたアバとは中の加された電圧によって制御されている。にはアルミニンのは絶縁ゲート電極が金属(典型的には対料がシロコスは絶縁が一ト電極が金属(典型的には対料がシロコンを使用して作製されているので、MOS電界効果トでいる。

MOSFETの動作においては、p-型シリコン基板上に形成されたn-型チャネルを考えることとする。n-型ソース領域およびドレイン領域は薄くドープされたp-型基板にドーパント原子を拡散するかまたは打ち込むことにより形成される。薄い酸化物層が金属ゲートとシリコン基板の間にある。ドレインからソースへは、それ

シャルを抑制するので、金属の半導体に対する電子エネルギが増加する。半導体のエネルギバンドは界面近傍で湾曲して正孔の審積に対応している。 MOS 構造を通して電流が流れないので半導体のバルク内のフェルミ単位の位置は変動しない。その結果、界面近傍の半導体バンドが湾曲し、フェルミ単位が界面に隣接する価電子帯により接近し、それにより、p-型半導体材料のドーピングに由来するものよりも高い正孔濃度を示す。

正の電圧が金属から半導体に印加されると、金属の ポテンシャルが上昇し、それにより、金属のフェルミ 準位をその平衡位置に対して低下させる。その結果、 酸化物の伝導帯は再び傾斜する。正の電圧が金属に正 電荷を堆積し半導体の表面に相当する正味負電荷を効 果的に誘導する。そのようなp-型材料中の負電荷は表 面近傍の領域からの正孔の空乏に由来し、その空乏に より補償されないイオン化されたアクセプタが残る。 この空乏領域では、正孔濃度は減少し、バンドを湾曲 させて半導体表面近傍まで低下させる。正電荷が増加 し続けると、半導体表面のバンドはさらに下方に湾曲 する。裏実、電圧が十分に高いと、伝道帯の電子濃度 を高くすることができる。この場合、半導体近傍領域 はn-型材料に典型的な導電特性を有する。このn-型表 面層はドーピングによって形成されるのではなく、最 初はp-型半導体材料であったものの印加電圧による「

らの間に導電性のn-型チャネルが存在しない限り、電 流は流れない。その理由は、ドレイン-基板-ソース 結合体は直列に配列された反対に向いたp-n 接合を含 んでいるからである。ゲートに基板(本例の場合は ソース)に対して正の電圧を印加すると、正の電荷 キャリアがゲート金属に堆積する。この堆積の結果、 空乏領域の形成により、負の電荷キャリアがその下の シリコン中に誘導される。さらに、可動電子を含有す る薄い表面領域が形成される。誘導された電子はFET のチャネルを形成して電流がドレインからソースへ流 れるようにしている。ゲート電圧の効果は、ドレイ ンーソース電圧が低い場合に、誘導されたチャネルの コンダクタンスを変化させることである。 MOS 電界効 果トランジスタは特にデジタル回路に有用である。こ のデジタル回路では「オフ」状態(導電性チャネルな し) から「オン」状態へスイッチされる。n-チャネル およびp-チャネルMOS トランジスタはともに非常によ く使用される。

MOS 構造は一つのプレートが半導体であるキャバシタとして考えることができる。負の電圧が金属と半導体の間に印加されると、負電荷が金属に効果的に堆積される。これに応答して等しい正味の正電荷が半導体の表面に蓄積される。p-型基板の場合は、これは半導体一金属界面における正孔の蓄積によって起きる。の加された負の電圧は金属の半導体に対する静電ポテン

逆転」によって形成される。この逆転された層は、その下にあるp-型材料から空乏領域によって分離されているが、 MOS トランジスタ動作にとって重要である。

(3) 電荷キャリアの濃度を調節する第3の公知方法は、両極性の自由電荷キャリアの光生成によるものである。自由電荷キャリアのこの光生成は光ポルタ電池、光検知器や電子写真ドラムのような技術水準に属するデバイスにおいて記さる。

一般に、半導体材料中に過剰の電子または正孔が割製されると材料の電気伝導度に相当する増加がみられる。この過剰電荷キャリアが光学的励起により発生する場合は、伝導度に生じた増加は「光伝導度」(photoconductivty)と呼ばれる。光子が半導体材料に衝突するように向けられていると、パンドギャッされるネルギよりも大きいエネルギを持つ光子は吸収立れて電子一正孔対が発生する。この吸収工程により創製された電子と正孔は過剰キャリアである。それぞれのパンド内に存在するので、その材料の電気伝導度に寄与している。

(4) 半導体材料中の自由電荷キャリアの濃度の変調方法の第4の公知方法は、カルコゲナイド相変化材料が可逆的な非晶質 (amorpous) - 結晶相転移をするので、その物理的構造を制御することによるものであ

る。この現象の詳しい説明はエナジー・コンバージョ ン・デバイス社のS.R. Ovshinskyにより先鞭を付けら れた光学的および電気的オポニック(Ovonic)相変化材 料についての初期の仕事において報告されている。こ れらの材料と技術について以下に詳細に説明する。

本発明はエレクロニクスおよび半導体の種々の多く の分野に対して有意義な科学的利用可能性および直接 的な商業的インパクトを有するので、本発明を以下に 3つの異なるが、関連するサブセクションに分けて説 明する。さらに詳しくは、本発明の関連性を(A) 半導 体デバイス自体、(B) 光動作可能な高速不揮発性相変 化メモリ、および(C) 電気的に消去可能な、直接重ね 書き可能なマルチレベル単一セルメモリについて説明 する.

初期の電気的相変化メモリ

電気的に書き込みおよび消去可能な相変化材料(す よび米国特許第3,530,441 号明細書(オブシンスキ (Ovshins (y)、1970年 9 月 22日発行) (両特許はともに 本出職人が譲受人であり、両特許の開示はそれらの番 号を本明細書中に引用することにより本明細書の内容

なわち、一般的に非晶質状態と一般的に結晶状態の間 を電気的に切り替えることができる材料)を電子 メモリ用途に使用するという一般的概念は当業界で 周知であり、例えば米国特許第3,271,591 号明細書 (オブシンスキ(Ovshinsky)、1966年9月6日発行) お

去可能な相変化技術に事実上取って替わり、これらの 電気的に消去可能な相変化メモリが例えばパーソナル コンピュータのような電気的デバイスに使用されるこ

典型的なパーソナルコンピュータでは4層のメモリ があるのがしばしばである。記録情報は磁気テープや フロッピディスクのような、廉価な、低速の、大記憶 容量の、不揮発性デバイスに記憶される。この情報 は、必要に応じて、より高速でより高価ではあるが依 然として不揮発性のハードディスクメモリに移され る。ハードディスクからの情報は、今度は、半導体ダ ィナミックRAM(DRAM) デバイスを使用する、さらに高 価な、高速の揮発性システムメモリに移される。非常 に高速のコンピュータはDRAMに記憶された情報の小部 分をさらに高速かつさらに高価な揮発性スタチック RAM(SRAM) デバイスに移したり戻したりして、マイク ロブロセッサが比較的に低速のDRAMからデータを取り 込むのに必要な時間がかかるからといって速度低下す ることがないようにしている。メモリヒエラルキー (階層) の層間の情報のトランスファーはコンピュー 夕の能力(パワー)のかなりの部分を占め、この「諸 経費(オーバヘッド)」が能力を減少させ、その結果 コンピュータのアーキテクチャがさらに複雑になる。 しかしながら、階層構造を現在使用しているのは、入 手可能なメモリデバイスの価格と性能により並びにコ の一部となるものである(以下、オブシンスキ特許と いう)。

オブシンスキ特許に開示されているように、そのよ うな相変化材料は、一般的に非晶質の局所的秩序をも つ構造状態と一般的に結晶性の局所的秩序をもつ構造 状態の間で、または完全な非晶質状態と完全な結晶状 態との間での全スペクトルにわたって周所的秩序の異 なった検知可能状態同士の間で電気的に切り替ること ができる。すなわち、オブシンスキ特許の記載による と、そのような材料の電気的スイッチングは完全な非 晶質状態と完全な結晶状態との間で起きることは要求 されず、局所的秩序の変化を反映する段階的に増加す る状態で行うことができ、完全な非晶質状態と完全な 結晶状態との間のスペクトルを網羅する局所的秩序の 多数の条件により表される「グレイスケール」を与え る。オブシンスキ特許に記載された初期の材料は一般 に非晶質の局所的秩序と一般的に結晶性の局所的秩序 の二つの構造状態だけの間で切り替えることもでき、 コードされたパイナリ情報の単一のピットの記憶およ び検索に対処したものである。

オプシンスキ特許に記載の電気的に消去可能な相変 化メモリは多数の商業的に有意義な応用面で使用され た。しかしながら、商業化に必要な資金調達ができな かったことから、固体電子メモリの他の分野における 後続の開発が市場においてこれらの初期の電気的に消

スト低下を図りつつコンピュータ性能を最適化する必 要性によりやむを得ないことである。

オブシンスキ特許に記載の電気的に消去可能な相変 化メモリ並びにその後の電気的固体メモリは多くの限 界があったため、テーブ、フロッピディスク、磁気ま たは光学的ハードディスクドライブ、固体ディスクフ ラッシュ、 DRAM、 SRAM、 ソケットフラッシュメモリの ような現在のコンピュータメモリ用途に直接かつユニ バーサルに置き替わるものとして広く使用されること ができなかった。特に、これらの限界のうち最も重要 なのは以下のものである。すなわち、(i) 特に局所的 秩序が増加する方向(結晶化が増加する方向)に切り 替えられたときに、電気的スイッチング速度が比較的 に低速 (現在の標準による) であること、(ii)局所的 秩序に検知可能な変化を起こすのに必要な入力エネル ギ要求が比較的に高いこと、および(iii) 記憶された 情報のメガバイト当たりコストが(特に現在のハード ディスクドライブメディアに比較して)比較的に高い ことである。

これらの限界のうち最も重要なものは、局所的秩序 の検知し得る変化を創始するためにカルコゲナイド材 料の化学的および/または電子的結合構造の検知し得 る変化を得るのに必要なエネルギ入力が比較的に高い ことである。同様に重要なのは、オプシンスキ特許に 記載の電気的メモリ材料のスイッチング時間である。

これらの材料は典型的には数ミリ秒の範囲の時間をセット時間(材料を非晶質状態から結晶状態に切り替えるのに必要な時間)として必要とし、リセット時間(結晶状態から非晶質状態に切り替えて戻すのに必要な時間)としてほぼマイクロ秒を必要としていた。これらの材料を切り替えるのに必要な電気エネルギはほぼマイクロジュールの範囲である。

注意すべきは、この量のエネルギギスののにないのにないのである。そりますののないである。そのの分れないである。そのの分かないにはアドレセルのがである。それの分ができたができないである。というでは、スタアインとを意には、カーションでは、カーシーンでは、カーシーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カー

アルカイバル不揮発性マスメモリと高速揮発性システムメモリとの間の価格および性能の差を効果的に縮めることにより、本発明のメモリ素子は新規な非階層

コゲナイド材料の現実の原子構造または電子構造の変化により情報が記憶されるのは従来技術の相変化媒体においてであるからである。これらの他の形のメモリは現在市場で限定的ではあるが受け入れられている。

DRAMおよびSRAM揮発性メモリデバイスや異なる他の「フラッシュ」装置、例えばフローテイングゲート構造とは対照的に、本発明の電気的メモリデバイスと終れる。実際気的消去可能で、かつ直接重ね書き可能な気を発明のであった。実際カルコゲナイド材料からなると、であって、譲渡カルコゲナイド材料からなると、であって、譲渡カルコゲナイド材料からなると、であって、譲渡カルコゲナイド材料からなどであって、減渡カルコゲナイドが対けである。その電気的接点を有よっト(real estate)」が情報のビットを保存するのに必要なれたよって高速度メモリチップが提供でした。それによって高速度メモリチップが提供で加め増大はよって高速を表し、情報を度の付加の増大はなる。大は各個別のメモリセルのマルチピット記憶(multibit storage)を適じて違成される。

現在使用されている固体、電子メモリは、製造するには相対的に高価なものであり、磁気ディスク記憶装置に関して記憶容量のビットあたり一般に約2倍のコストがかかる。一方、そのような固体電子メモリは、可動部材を持たず、操作する際の電気エネルギの消費

「ユニバーサルメモリシステム」の創製を許容する能力を有するものである。元祖オブシンスキ型電気的相変化メモリに比べて本明細書に記載のメモリ材料は10の6乗倍高速の書込時間(30ナノ秒未満)を提供し、異常に低い書込エネルギ(50ピコジュール未満)を使用するが、長期安定性と繰返し可能性(cyclability)(2千万サイクル超)が実証されている。また、実験結果から素子サイズをさらに減少させるとスイッチング速度と繰返し寿命を向上させることができることが示されている。

が少なく、移動および保存が容易であり、さらにバー サティリティがより一層高くポータブルコンピュータ や他のポータブル型電子装置に適用することが可能で あるという点で、磁気ディスク記憶装置よりも優れて いる。実際、ハードディスク製造業者は、非常に小さ なハードディスク装置や結局はポータブルコンピュー 夕分野での固体メモリ記憶の使用が急激に増加するこ とを予測している。また、ディスクタイプは必要なメ モリの位置にアクセスするためにディスクヘッドを適 当なデータトラックへ物理的に移動させることを必要 とするが、それとは反対に固体メモリは一般に正確な ランダムアクセスを行う装置である。しかし、そのよ うな利点を有するにもかかわらず、電気的消去可能な 固体メモリはコストが高いので、磁性メモリ装置が現 在優勢を占めている市場において実質的なシェアを享 受することができない。電気的消去可能な固体メモリ をコストを下げて製造することは可能かもしれない が、磁性ディスク装置に完全にとってかわるには固体 メモリ材料の性能に関するパラメータが全体的に不適 当である。

我々は、自由電荷濃度を変えるのに使うことが可能な半導体装置がたった4種類しか知られていないことをすでに述べた。そして、それらの装置の各々についてある程度詳細に検討した。相対的に低いエネルギバルスによって複数の異なる抵抗値に設定可能で、かつ

スイッチングの速度を相対的に速くすることが可能な第5番目の半導体装置をここで詳細に検討する。装置の特性と装置の動作上における物理的なこととを記載した以下の段落を注意深く精説することによって、なぜそれが電荷濃度を変える半導体装置の第5番目のタイプのものであると分類されないのかについて理解することができょう。

最近開発されたメモリ装置は、金属-非晶質シ リコンー金属(MSM) 電気的メモリスイッチである。 ローズ (Rose)ら、「非晶質シリコンアナログメモリ装 羅 (Amorphous Silicon Analogue Memory Devices)]、 ジャーナル オブ ノンークリスタルソリッズ (Journal of Non-Crystalline Solids), 115(1989), pp168-70およびハイト (Hajto) 、「非晶質ーシリ コンメモリ構造での量子化電子輸送 (Quantized Electron Transport in Amorphous-Silicon Memory Structures) 」、フィジカルレビューレターズ (Physical Review Letters) 、66巻、14号、1991年 4月8日、pp1918-21 を見よ。このMSM スイッチは、 具体的に選択された金属接点をp-型非晶質シリコン (a-Si) 薄腹の両側に堆積することによって製造され る。金属街点を選択することの重要性は後述する。 MSM メモリスイッチは、1ポルトから5ポルトまでの 電圧 パルス に関して相対的に速い (10~100ns)アナロ グスイッチング動作を示すので、抵抗値の範囲を約 10°~10°オームとして非揮発的に設定することができる。当業者が容易に理解することではあるが、ローズらおよびハイトらのMSM メモリスイッチは本発明のメモリ素子の電気的スイッチング特性と類似の電気的スイッチング特性(すなわち、時間、エネルギおよび結果として生じる装置抵抗)を示すが両者の間にははっきりとした動作上の違いが実際存在する。

電気的スイッチングのもっとも顕著な違いいは、MSMメモリが直接重ね書きされることとアナナロンと抵抗のいまれからでは、大力の抵抗がから他抵抗でないが消費があること(所定の初期が高したができるとができない。より具体抵抗にない。はでいまないが高いでは、設定ではない。よりはは、設定ではないがあるは、対策ののはは、対策のには、対策ののはは、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののには、対策ののに対したが対策をされる。

ローズらおよびハイトらのMSM メモリスイッチと本発明の電気的メモリ素子との間における電気的スイッチング特性に関する他の顕著な違いは、上記スイッチのバイポーラな挙動である。ローズらの文献に開示されているように、MSM メモリは書き込みに用いられる

電気パルスとは逆の極性を持つ電気パルスを用いて消去されなければならない。 重要なことは、本発明のメモリ素子がデジタルまたはアナログスイッチングに用いられるかどうかとは関係なしに、パルスの極性逆転は本発明のメモリ素子においては必要とされないことである。

MSM メモリスイッチと本発明の電気的メモリ素子と の間のそれらの違いは、素子を構成する材料の単なる 違いではなくそれ以上のものである。それらの違い は、2つのデバイスの動作上の物理的なことを特徴づ けるスイッチングメカニズムの根本的な違いを示すも のである。すでに言及したように、また上記論文に開 示されたように、MSM メモリの電気的スイッチング特 性は、接点を製造するための特定金属に決定的に依存 している。なぜなら、これらのMSM スイッチでは、 たいへん活動的な「形成」プロセス (a very highly energetic "forming" process)が必要とされ、該プロ セスにおいて少なくとも一つの接点から金属がスイッ チ本体の不可欠な部分(integral portion)に送られて その不可欠な部分として形成される。このプロセスで は、複数(ローズらの論文の第1図から、少なくとも 15) の連続的に増大する300 ナノ秒、5~15ポルトの パルスがスイッチ形成に用いられる。ローズらは、 い、 先端 電 極 材 料 が a - Siの フィ ラ メ ン ト 状 領 域 に

理め込まれていることがわかった。このことは、先端金属がフィラメントに分布してスイッチング機構において何らかの役割を果たた、ローズらはほいる・・・・」と述べてきっクレンジは上部電極決にいれることを特に明らかにした。強振によってべているように、「・・・その値が先端接点(top contact)に完全に(原文のまま)依存していること、まにはこのに発生に(版文のまま)を存むした。まなわち、Cr上には存していないことを発見した。すなわち、Cr上部電極デバイスは底部電極とはかかわりなくつねにアログである・・・」。

電気的なスイッチングが起こる領域は金属フィラメマトは傾域内にあり、またa-Siへのこの金属の質量のイグレーションを伴わないと、スイッチングが起こは完全に対比して、本発明のメモリ素子は、高速、低エネルギ、アナログ、直接重ね書き、メモリス子へはエネグを達成するために接点材料が薄膜メモリ素子へマレートすることを必要としない。材料効果の製造ではどの電極からも金属が活性カルコゲナイドへ拡散することがないように細心の注意が払われる。本発明に

記載されたデバイスの一実施例では、電極はそれぞれ 二層構造として製造され、該構造において例えば炭素 からなる薄膜バリアによって例えばモリブデンがカル コゲナイドスイッチング材料へマイグレートまたは拡 散することを防ぐ。

ローズらおよびハイトらの上記分析から、MSM メモ リスイッチはいかに想像を広げてみても自由電荷濃度 のモデュレータとしての資格をもつものでないことが 明らかである。むしろ、MSM メモリスイッチはある範 囲の抵抗率を得るために非晶質シリコン材料を通る フィラメント状金属経路が作られることに単に依存し ており、抵抗溶変調スイッチ(modulated switch)が電 流の流れを制御するために使われるのとほぼ同じであ る。パーコレーション経路(percolation pathway) を 確立し、かつその径を増大または減少させることに よって抵抗率を変化させることができる。このスイッ チングプロセスではフェルミ進位の位置の移動が認め られない。動作を説明するのに半導体材料の活性 変化を含めることは必要ない。非結合孤立電子対の 原子規模での動きは認められない。クリスタリット (crystallite) の体積に対する大きさおよび表面の比 は、重要ではない。しかし、もっとも重要なことは、 ローズらおよびハイトらのものではメモリ材料のセル に保存された情報に直接重ね書きすることが不可能で あるということである。MSM スイッチは新しい情報が 書き込まれる前に保存情報を消去する必要がある。 MSM メモリでは100 万回が限界であるとローズらが主 張しているが、試験終了までに誤りをおかさずにいられるサイクル数は本発明のメモリ素子では2000万回を 越すことは驚くべきことではない。

簡潔に言うならば、安上がりで、製造容易で、非智 発性で、低入力エネルギによる電気的書き込みおよび 直接消去可能(重ね書き可能)で、単一のセル(グレ イスケールを有する) にマルチピット記憶可能で、そ してたいへん記録密度が高い固体メモリ装置は、それ を製造する材料は別として、本発明に先だって開発さ れていない。下記のメモリは、既知のメモリ装置のす べての欠陥をアドレスすることから、現在市場に出 回っているコンピュータメモリの実質的にすべての型 と典型的に置換可能なものとして幅広く普及するであ ろう。さらに、本発明のメモリは全て薄膜からなる構 成 (all thin-film format)として製造されるものなの で、高速、高密度ニューラルネットワーク、および人 工知能へ応用するための3次元的配列が可能となる。 したがって、本発明のメモリ装置は、ニューラルネッ トワークおよび人工知能装置に唯一適応可能なもので ある。なぜなら、瞬時にアドレス可能なことによって 保存された情報から学習することが許されるような大 量の情報記憶がその多層、3次元配列によって提供さ れるからである。

上記考察から明らかなように、本発明のメモリのス イッチング速度およびエネルギ要求における量的変化 を従来の相変化メモリと比較すると、本発明のメモリ は変調可能な半導体材料のまったく新たな種類を規定 する。また、従来技術は、本発明の直接重ね書き、幅 広いダイナミックレンジおよびマルチピット記憶能と 類似するものはない。さらに、本発明の半導体材料の 動作は単に結晶質状態で生じるので、結晶質-非晶質 間相転移にたよるか、あるいは電流増幅場 (current amplification field)の連続的適用に依存するかどち らか一方である従来の電気的メモリ素子の動作とは非 常に異なる。さらに、その違いは、自由電荷濃度が電 場によってとりわけ変わるだけではなく、デバイスの 変調された自由電荷のあらたな濃度が電場除去後一定 である事実による。この特徴は、半導体装置内の自由 電荷濃度を変調するための第5番目でかつ基本的に新 しいメカニズムを示すもので、さらに半導体産業に顕 著なインパクトを与えることができる新しくかつ単純 なスイッチングおよび増幅技術の一範囲を可能とす **5.** 

当業者にとってはかなり明確なことではあるが、フラッシュ EEPROMマーケットにアドレスするために、また般用的なメモリとして真剣に考えるために、メモリ素子が真に不揮発性であることが必須である。このことは、メモリ素子がマルチピット記憶能力を有すると

設定した抵抗の安定性に加えて、般用的なメイッチング電流である。これは、EEPROMが大規模なアーカイのル記憶に利用される場合に非常に重要である。これは使用される場合に非常に重要である。このコンに使用されることによって、EEPROMは現在の出気を使用されることによって、EEPROMは現在の出気を関係的ハードドライブ(替わるの光をであるが、できたは光学的ハードドライブをEEPROM「ハードドライブ」には、光学的ハードドライブをEEPROM「ハードドライブ」に替えることでは、であって対対的に大きい電力消費を減少させる。機械の一つの対対のである。ラップトップ型コンピュータの場合がの一つあり、ディスクはもっとも電力を消費する部材の一つあり、ディスクはもっとも電力を消費する部材の一つであり、ディスクはもっとも電力を消費する部材の一つであり、

ることから特に関心が持たれる。したがって、この電力供給を減少させることは特に有益であり、それによって電力セルの一充電あたりのコンピュータ使用時間は実質的に増大する。しかし、もしEEPROMを機械的ハードドライブに取り替えることが高スイッチング電流を要求する)場合的なメモリとして考えられるいかなるEEPROMでも、低スイッチング電流を要求する。

モリと替えられるEEPROMが相対的に長い書き込み/消去の繰り返し寿命を持たない場合、これらのメモリを頻繁に取り替える必要がある。このことは、消費者に余計な出費を強いることとなって消費者の信頼を失う。

## 発明の要約

スイッチング電流要求が低減し、かつ保存された データの热安定性がより高くくなった、基本的に新た な固体の、直接重ね書き可能で、電子的で、不揮発性 で、高密度で、低コストで、製造容易な単一セルメモ り素子を以下に開示する。このようなメモリ業子で は、エネルギ準位が著しく減少したところで数桁高い スイッチング速度を示すカルコゲナイドメモリ材料の 独得の種類が用いられる。本発明のメモリ素子および アレイが作られるこの新規なメモリ材料は、とりわ け、パルス電圧、電流および持続時間が変化する電気 的入力信号によって選択的かつ反復的に確立された局 所原子的および/または局所電子的秩序からなる安定 でかつ真に不揮発性の検出可能な形状を特徴とする。 したがって、本発明のメモリデバイスは、少なくとも 2種類の安定した設定が可能となるように、単一の結 晶質状態で異なる局所秩序の原子的および/または電 子的配置の間をスイッチ可能とする。ここに開示され 現在のメモリ装置はかなり熱的に安定なものではあるが、その現在のメモリ装置と競争するために EEPROMに替えるには、少なくとも現在のメモリ装置のものに匹敵する熱安定性が要求される。

さらにEEPROM般用的メモリがほかにも必要とするこ とは、書き込みと消去とのサイクル寿命が長いという ことである。 EEPROMに関して、すべてのアーカイバル メモリの場合と同様に、サイクル寿命は消費者の信頼 と容認を得る上で重要な役割を担う。もし、メモリ装 置のサイクル寿命があまりにも短い場合、消費者は貴 重なデータを消失する恐れからこの装置の使用を望ま ないであろう。もしEEPRONがコンピュータメインメモ りまたはディスプレイメモリにとって替わるものとし て、すなわちDRAMまたはSRAMにとって替わるものとし てある場合、サイクル寿命が長いことが決定的に必要 となる。メインおよびディスプレイメモリはコン ピュータのデータ記憶の書き込みおよび消去をもっと も頻繁に行う領域である。コンピュータプログラムが ロードされるたびに、コンピュータのメインメモリ部 分は消去および書換えを行う。コンピュータブログラ ムの実行中、コンピュータのメインメモリ部分はたえ ずその消去および書換えを繰り返す。コンピュータの モニターディスプレイが変わるたびに、ディスプレイ メモリ部分で消去および書換えが繰り返される。

コンピュータのメインメモリおよびディスプレイメ

たメモリ素子によって可能となるスイッチング速度およびスイッチングエネルギの改善の度合いは、ただ自然に増大するものではなく、むしろ以前可能であると思われたものよりも根本的な改善がなされる。

ここに記載したメモリ材料に関する理論が現在検討 されているが、観察された特別な電気的スイッチング の挙動をすべて説明する理論はまだ提起されていな い。特に、本発明の半導体材料はピコジュールのエネ ルギを入力するこによりナノ秒の時間において数多く の電気的に検出可能な状態間でスイッチされる。本発 明のメモリ材料は、真に不揮発性で、半永久的に(書 き込みおよび書換えの)サイクルを繰り返すことが可 能であり、一方で周期的な再生信号(reflesh signal) なしにメモリセルによって保存された情報の保全性を 維持する。本発明のメモリ材料は、与えられた一組の メモリ素子に保存された情報を変えるために他のメモ リ素子に保存された情報を消去(強誘電性および他の フラッシュ記憶装置によって要求されるように)する 必要がないように直接重ね書きすることが可能であ ぁ.

本発明の第1の実施例では、電気的にスイッチ可能で、直接重ね書き可能なマルチビットの単一セルメモリ素子が記載されており、該素子は単一セルメモリを限定するポリュームのメモリ材料を含む。このメモリ

材料は、電気抵抗値のダイナミックレンジが大きたと、上記単一セルに電気気が力に関係を立っているのでは、上記単択されたで電気気の低低の一つに設定して配置が、上記を特徴とする。 離間して配置を対して配置を対していたが、上記が対料を設定するために設けられたもので、上記が料を設けられたもので、上記が料を設けられたもので、上記が対料を設けられたもので、上記が対対の単一セルを設定するによれた電気の低にもメモリ材料の単一セルを設定するによが可能である。

アスな物体を形成する工程と、ダイナミックレンジ内に与えられた 導電度の値を得るように、選択された位置へフェルミ準位の位置を変える電気信号を印加する工程と、変えられた選択位置に実質的にあるフェルミ 準位の位置を維持する一方で材料へのエネルギの適用を終了させる工程とを含む。

本発明の第4の好適な実施例では、微細結晶質半導 体材料からなる多元素構成物の導電率を変調する方法 が開示されており、その構成元素は相互に結合してク リスタリットを限定する格子構造を形成する。上記変 調は、組成物を構成する少なくとも一つ元素の原子の 存在または不在が一因となる自由電荷濃度を変化させ ることによって達成される。この方法は、組成物内の 構成元素の各々の原子を取り込んだ格子構造によって 限定されるクリスタリットのポリュームフラクション が含まれる微結晶質半導体材料組成物を形成する工程 と、材料へ電気信号を印加して上記組成物を構成する 元素の一つが一因となる電荷キャリアを格子構造へ付 加または格子構造から差し引き、それによって上記少 なくとも一つの構成元素が一因となる自由電荷濃度に 依存した値へ材料の導電度を変える工程と、(a) エネ ルギの印加によって決定された自由電荷の濃度および (b) 上記材料へ信号を印加することを終了させた後の 材料の電導度の新たな値を維持する工程とを含む。

本発明の第5の実施例では、単一セルメモリを形成

本発明の第3の実施例では、Se.Te,Ge,Sb,Bi,Pb、Sn、As,S、Si,P.0およびこれらの混合物または合金からなる群から選択さる微細晶質半導体材料のフェル単位の位置を、それらのパンドエッジに比例して複数の準安定的かつ検出可能な位置のいずれか一つのなかに変える方法を開示している。材料は、フェルミ準位の位置に相当する実質的に異なる伝導度の大きなダイナミックレンジとレンジ全体にわたって実質的に一定の光学的パンドギャップとによって特徴づけられる。この方法は、カルゴゲナイド合金材料からなるホモジニ

するメモリ材料のポリュームを含み、電気的に操作で き、直接重ね書きでき、マルチレベルの単一セルのメ モリ素子が、説明されている。メモリ素子は、間隔を あけて配置された1対の接点(contacts)を有し、接点 はメモリ材料の間に配置されている。接点は、記憶さ れた情報を読みとりおよび前記メモリ素子に情報を書 き込むための端子を提供する。メモリ素子はまた、前 記メモリ材料のポリュームを選択された抵抗値にセッ トするために前記電気的入力信号を供給する手段を含 む。メモリ材料のポリュームは、Te.Ge.Sb.Bi.Pb.Sn. As, S, Si, P, O およびこれらの混合物あるいは合金から なる群から選択される複数の構成元素から構成され、 各構成元素はメモリ材料の全体ポリュームの全体に 亘って存在する。メモリ材料のポリュームは、当該メ モリ材料のボリュームの位置的な組成を変化させる手 段を含んでおり、これにより選択された抵抗値からの 抵抗値のドリフトを実質的に低減する。このメモリ材 料は、電気抵抗値の大きなダイナミックレンジにより 特徴付けられる。また、予めメモリ材料がセットされ ていた抵抗値に関係なく、選択された電気的入力信号 に応答して前記ダイナミックレンジ内の複数の抵抗値 の内の1つにセットされ得る能力によって特徴付けら れ、これにより前記単一セルがマルチレベルの記憶能 力を提供する。メモリ材料は、入力信号がなくなった

後も、ドリフトなく前記選択された抵抗値にセットさ

れたままになっている。前記メモリ材料のポリュームの位置的な組成を変化させる上述した手段は、、層状のはがいませるが、、層状の組み合わせで形成な変化とによって達成され、同様にドリフトによる極低である。を低減するように、メモリ材料のポリュームを他のる。をは、なっても連成でれる。子段をでは、または孤立電子対を含む電子の原子的を変化させる、または孤立電子対を含むによっても適応できる。

 よび予めメモリ材料がセットされていた抵抗値に関係なく、選択された電気的入力信号に応答して検出可能な抵抗値の内の1つにセットされ得る能力によって特徴付けられる。メモリ材料は、入力信号がなくなった後も、ドリフトなく前記選択された抵抗値にセットされたままになっている。

本発明の他の実施例および特長は、他の利益および目的と同様に前に述べられており、以下に述べる本発明の詳細な説明から、特に添付された図面と組み合わせたときに、明らかになるであろう。

#### 図面の簡単な説明

第1図は、本発明の第1の好適な実施例であり、電気的に消去可能で直接重ね書き可能なマルチレベルメモリ構成を描く集積回路の一部を示す断片的な断面図であり:

第2回は、本発明の第2の好適な実施例であり、電気的に消去可能で直接重ね書き可能なマルチレベルメモリ構成を描く集積回路の一部を示す断片的な断面図であり:

第3回は、第1回および第2回の集積回路の構成の 一部を示す概略上面図であり;

第4図は、第1図および第2図の集積回路の構成の メモリ妻子と組み合わせた分離妻子のX-Yマトリック

スアレイの — 部を示す概略回路ダイアグラムであり:

第5 図は、アドレス/ドライバ/デコーダが機能的に添付された一体化回路チップと電気的な接続状態に置かれた、第1 図および第2 図に描かれた本発明の一体型メモリマトリックスを有する単結晶半導体基板を示す機略図であり:

第6図は、本発明の単一メモリセル素子のマルチレベルの記憶能力を示し、素子抵抗が縦座標にプロットされ、かつ、信号パルス電圧が横座標上にプロットされたグラフであり;

第7 図は、本発明の新規な半導体材料についての データを示す表であって、このデータは、 該材料の非 品質の場合と異なる結晶相の場合における電気的かつ 光学的特性を比較して採集されたものであり;

第8図は、本発明のメモリ素子が製造される元となる Ge:Sb Teの三元成分相のダイアグラムであって、これらの元素からなる種々の混合物が急速固化時に偏析(segregate) するマルチ相を示すものであり;

第9区は、本発明の改良されたメモリ素子について 採集されたサイクルライフデータを示すグラフであっ て、特にサイクル履歴に関する安定化可能な固定抵抗 を示し、電気抵抗が経座標にプロットされ、固定パル ス電圧が横座標にプロットされたものであり;

第10図は、当該系の異方性の構造を示すように

Ge-Te 二元成分の原子構造と同様に第7図の三つの Ge-Sb-Te元合金の原子構造の層を示す模式図であ り:

第11a 図、第11b 図および第11c 図は、それぞれ、三次元グラフであって、固定パルス電流(mA)およびパルス立上り時間、パルス立ち下がり時間またはパルス幅(いずれもナノ秒)の一つの関数としてデバイス抵抗(キロオームオーダーの)を示すものであり:

第12a 図および第12b 図は、ぞれぞれ、メモリ素子の固定抵抗値のドリフトを減少させるために組成的に変成をした場合およびしなかった場合のグラフであって、電気抵抗が縦座標にプロットされ、(メモリ素子を固定してからの)経過時間が横座標にプロットされたものであり:

第13図は、本発明の構造的変成なしに

(TeeaGezaSbzz) a o Nia Seaという公称の化学組成を有するメモリ材料のポリュームを含むメモリ素子で採集されたデータを示すグラフであって、特に経座標にデバイス抵抗がプロットされているのに対し横座標には書込/消去のサイクル数がプロットされたものであり:

第14図は、本発明の改良された構造を有し (TessGezzSbzz)・oNisSesという公称の化学組成を有するメモリ材料のポリュームを含むメモリ素子で採集されたデータを示すグラフであって、特に縦座標に素子 抵抗がプロットされているのに対し横座標には書込/ 消去のサイクル数がプロットされたものであり;および

第15図は、(TexeGexxSbxx) \*\*oNi\*Sex\*(即ち、変成された材料)という公称の化学組成を有するメモリ材料のボリュームを含むメモリ素子およびTexeGexxSbxx(即ち、標準材料)という公称の化学組成を有するメモリ材料のボリュームを含むメモリ素子で採集されたデータを示すグラフであって、特に待機時間が程座標にブロットされているのに対し横座標には素子となる。

#### 発明の詳細な説明

広範囲な分類のカルコグナイド原料から製造された 説法可能な 電気メモリは、 非晶質状態から結晶 なお材料のような相変化を許容する材料 のある元素種の移動 (movement)により適応 がれる で変化を振用する。例えば、テルルおよかルコゲナイの の形成される電気的に切替可能なカルコゲナイの がら形成される電気的に切替可能なカルカ15%の から形成される で、すなわら約80%~85%のテルルと、 約15%の のマニウムと それぞれ約1~2%という微量なる は、 がないないるで がないないないないないないないないないないないないないない。 はいるで のの場合、より秩序のあるあるいはより おは、 のの場合、より秩序のあるあるいはより に切替された のの場合、より秩序のあるあるいはより

本発明者らは、ここに、カルコゲナイド半導体材料 の新規な種類を基礎とする、電気的に消去可能で直接 重ね書きできる根本的に異なるタイプのメモリに対し て、必要なスィッチ時間および入力されるエネルギの 両者の著しい減少を発見した。さらに、本発明のカル コゲナイド原料は、根本的に新しい物理学を基礎と し、その作用は完全には理解されていないが、与えら れた結晶格子構造における安定状態のひろいダイナ ミックレンジ内において、または異なる結晶状態間の 何れかにおいて、非常に低エネルギ入力で非常に高速 なスイッチングを与える。よって、この新規に発見さ れた材料群は、改良された電気的メモリ素子に用いる ことができる。これらの新規な材料は、その作用にお いて、その中でバンドギャップが調整されうる半導体 材料の狭いバンドギャップ内に、非常に高く、不揮発 性で調管可能な(modulatable) 濃度の自由電荷を生成 する能力を基礎としている。これらの材料は、従 来の非晶質および結晶材料とは、クリスタリット (crystallite) がより無秩序な状態と見ることがで き、スイッチの導電性に大きく影響する点で異な

特に、本発明のメモリ材料は、ピコジュールのエネルギ入力で、ナノ秒時間(最低限のスイッチ速度および最低限必要なエネルギはまだ確かめられていないが、この出願時点における実験データは、本発明の電

の状態は、典型的には、メモリ材料のスイッチ可能な 孔(pore)内に形成される高導電性結晶のTeフィラメな トが形成されることに特徴付けられる。このようなば、 来技術にかかる材料の典型的な組成は、例えば、 TearGeraSaAsa あるいはTearGeraSaSba であろう。Te はその結晶状態では高導電性なので、非常に低低では 態が、より秩序のあるあるいは結晶性の状態のTeファ ラメントにより達成され、この抵抗は、あまり秩序の ないあるいは非晶質状態の孔の抵抗より非常に甚だし く低かった。

気的メモリが1ナノ秒程度の短いプログラミングパル スで変調 (modulated) され得る(たとえ楽観視でなく ても)ことを示している)で、抵抗変化が電気的に検 知できる状態間をスイッチし得る。このメモリ材料は 不 揮 発性 で あり 、 周期 的 な 再生 (リフレッシュ) 信 号 を必要とすることなく、メモリセルによって記憶され た情報の完全な状態を(選択された誤差限界内で)保 持するであろう。メモリ用途に具体的に挙げた上述し た他の多くの半導体材料および装置と比較すると、本 発明の半導体材料および装置は直接重ね書き可能であ るので、そこに記憶された情報を変えるために個別の メモリ素子が消去される(特定の始点にセットされ る) 必要はない。いかなる異なる抵抗値へもの、 着し く速くかつ低エネルギのスイッチは、このスイッチが スイッチ材料の全体的な原子の再配列の必要がなく生 じるという事実のおかげである。我々の現時点での理 解では、メモリ材料は微細結晶質相にあることを示唆 することができ、実験的な証拠はまた、微細結晶質半 導体材料のクリスタリットサイズと低エネルギ信号の 適用により迅速に他の安定状態をとるというその材料 の能力との間に多少の一致があることを証明する。

半導体材料の具体的な実施例、とりわけメモリへの使い方に適合させたものが下記に述べられているが、本発明のメモリ素子は、バンドエッジに関連したフェルミ準位位置のシフトにより自由電荷濃度が調整可能

であるという要求を満たす半導体材料のいかなるポ ディからも組み立てられ得る。特に、新規に発見され た一群の半導体材料を電気的メモリに適用した結果、 高速で、低エネルギで、直接重ね書き操作ができる。 メモリ材料は複数の構成元素から形成されており、構 成元素のそれぞれはメモリ材料の全体ポリューム (entire volume) の全体に亘って存在する。複数の構 成元素は、好ましくは、少なくとも1種のカルコゲン 元素を含み、少なくとも1種の遷移金属元素を含むで あろう。「遷移金属」という言葉は、ここでは、元素 番号21~3(, 39~48,57 および72~80の元素を含むも のとして使用する。メモリ材料のポリュームを形成す る複数の構成元素は、より好ましくは、Te,Se,Ge,Sb. Bi, Pb, Sn, As, S, Si, P, Oおよびこれらの混合物あるいは 合金で構成される群から選ばれる元素を含む。より好 ましくは、選移元素はCr, Fe, Niおよびこれらの混合物 あるいは合金を含み、カルコゲン元素はTeおよびSeを 含む。最も好ましい選移金属はNiである。このような 多元素系の具体的な実施例を、Niおよび/またはSeを 含有するまるいは含有しないTe:Ge:Sb系に関して、以 下に示す。

当業者によく知られているように、カルコゲナイド 半導体材料は、他の半導体のように、伝導帯と価電子 帯とを分離している禁制エネルギ帯あるいはバンド ギャップによって特徴付けられる(カルコゲナイ

してマルチレベルデータの記憶操作に用いると、 入力信号によりフェルミ準位位置を中央ギャップ (midgap)位置から価電子帯端まで、さらには価電子帯 内に深く入ったところまで移動することができること を証明していることが注目されなければならない。事 実のところ、ダイナミックレンジは価電子体内に存在 するであろう。

非結晶質 (noncrystalline) 固体を結晶質に対応する もの (counterparts)と区別する根本的な規則は、非結 晶質相の構成元素が結合オプションを持っていること である。これは、非結晶質固体の必須条件である。こ の結果は、結晶対称が格子を規定し、同様にこの格子 が化学結合の選択を制限するという事実に基づく。非 晶質固体が所有する性質の全て;その凝集エネル ギ、 その 結晶化に対する抵抗、 その光学的バンド ギャップ、そのモビリティギャップ、その電子状態 の密度などは、3つの要素;そのショートレンジの 結合関係、変化された位相形状(varied topological configurations) およびその総合的な相互作用環境 (total interractive environment)によって決ま る。けれども、非晶質材料は、種々の局部的な秩序 (order) および環境を提供する、多くの異なるタイプ の元素からなる非平衡配置の非化学量論的合金であり 得る。本発明の半導体材料の大きなポリュームフラク ションを形成するクリスタリットは、非常に小さく、

ド半導体材料のモビリティギャップを説明している "Cohen, Fritzsche, Ovshinsky model" 参照)。フェ ルミ準位位置、すなわちその位置でのエネルギレベル の存在確率が50%であるエネルギは、ある程度半導体 材料の電気的伝導性を決定し、さらにそれがパンド ギャップ内の実質的に異なる位置に移動すると伝導度 の大きなダイナミックレンジが可能となる。しかしな がら、以前に仮説として取りあげられた理論は、フェ ルミ準位の位置を変化させるのに必要なエネルギ要求 が非常に低く、これによってメモリ素子が与えられた 抵抗値にセットされることを説明することができな い。また、その理論は、以下に図示するような結果の タイプ、特に、一方向(高抵抗値からより低抵抗値 へ)のみにおける操作を要求する上述した初期の「開 始 状態 (starting state)」へ戻ることなく、 両方向 (逆方向(visa versa)は勿論、与えられた電気信号の 入力により低い方の抵抗から高い方の抵抗へも)にお いて中間抵抗値を移動することができる顕著な能力に ついても説明することはできない。これが、我々が本 発明の半導体材料が真に直接重ね書き可能であるとい う理由である。これが達成される方法の説明に関係な く、本発明は、単一メモリ素子ではいままで得ら れなかった価値の高い電気的スイッチ特性の結合 (combination) を提供する。実験結果は、今まで調査 されたカルコゲナイド組成物が正孔伝導を使用し、そ

多くの範囲で500 オングストロームというオーダ(実施例の場合であるが)である。これらのクリスタリットは、構造的に無秩序な材料からなり原子単層が数層積層された厚さのスキン (skin)あるいは表面部 (surface region)によって包囲されている。したがって、非晶質モデルあるいはショートレンジの局部のではよって特徴付けられるモデルは少なくとも、表面によける分子および原子の相互作用を予賞することを試みるのに用いると最も好ましいであろう。それによって結び付けられないように、そのような説明的なモデルを次の段落に述べる。

 (transitions) に影響を与え、寄与することができる。Ovshinsky によって最初に指摘されたときには 孤立電子対は1 および3 の中央結合 (center bonding) を有することができ; Kastner、AdlerおよびFritsche によって証明されたときには、それらは原子価交換対 (valance alternation pairs) を有している。

特に、ここで説明するテルル合金は、孤立対状態で 作られている価電子帯を有している。Teには4p殺電子 が存在するが、Te原子はこれらのp般の結合電子の内 の2つが化学的に結合して他の外側の2つの電子(孤 立電子対)は結合の目的に使用されていない。それ 故、Teの系の原子エネルギは実質的に変化しない。こ れに関して、最も満たされた分子軌道は孤立電子対が 含まれている軌道であることに注目してほしい。この ことは重要である。というのは、テルルおよびゲルマ ニウム原子の完全な化学量論的結晶においては、 それにより結晶が生成される、格子内のいくらか の内部歪の適用により、価電子帯は広がり、そのとき 存在しているフェルミ準位の位置に向かって移動 する。しかしながら、TeGe結晶は自然に「自己補償 (self-compensated)」、すなわち結晶がTeリッチ組成 (52% Teおよび 48% Ge) を優先的にとることを望む。 化学量論的結晶は面心立方である;しかしながら、最 小量のエネルギを加えると、Geおよび/またはSbの空 孔の数が増えることにより菱面体格子構造をとり得

る。TeGe合金の格子歪を減少することができる結晶格子構造中の空孔の形成が材料のエネルギ状態の減少の原因であり、フェルミ準位を価電子帯に向かって移動させる。

菱面体格子構造に安定な中間抵抗値が存在すること を証明するためだけではあるけれども、系は、結晶粒 サイズが非常に小さく、表面スキンが非常に重要な役 割を果たしているであろう微細結晶質である。した がって、説明を得る目的で局部秩序の非晶質モデルを ショートレンジ局部秩序モデルの上に本質的に重ねる のでなく、原子挙動の真相を完全に予重するのでなけ れば、上記系は受け入れられるものである。材料の非 晶質性を考える場合、パンドテール (band tail) にお ける欠陥状態の密度はパンドエッジ近傍が最も大き く、一方、捕獲された電荷キャリアのための再結合中 心の深さがバンドエッジからさらに遠くに離れて深く なることに注目して欲しい。これらの深いトラップお よびテール状態の存在は、フェルミ準位位置とバンド エッジとの間の中間の安定な抵抗値を説明する可能性 を提供するであろう。理論に関係なく、太登明の半進 体材料は、金属様(metallic-like) 伝導を示す縮退し た半導体である。

半導体およびメモリ材料のバルク内に存在するクリスタリットのサイズは比較的小さく、好ましくは約50人~約500人の間にあり、最も好ましくは約200人~約400人程度である。さらに、これらのクリスタリットは、非晶質スキンは、材料が確実にかつ繰り返し可能にである。技出可能な抵抗値間の選移(transitions)のためのエネルギ要求を低下することのみならず、異な位位置の迅速な形成にも貢献するであろう。

本発明の他の態様によると、本発明の微細結晶質材 ヤで構成される 2 または 3 端子の 神謀体 装置の 及 世 導体 装置の な 抵 こ 3 端子の や 神 は 出 の で し 3 端子の や 神 は 出 の で し 5 に は か が 影響された。 本 発明の 材料が、低 エ ネ ル ギ の 入 力 信 ら を 見 された。 本 発明の 材料が、低 エ ネ ル ギ の 入 力 信 ら に で 速度 (フェルミ 準 位 位 置 で 大 定 で れ る く と 位 で こ と が 必 異 な る こ と を 除 け ば で っ て 要 で は 、 で 表 で で き る こ と が 必 要 で あ る こ と が 発 見 された。

上述したように、比較的小さいクリスタリットサイズは、検出可能な抵抗値間を迅速に遷移するすること

に貢献するであろうことも信じられている。ここで、 微細構造は原子レベルに容易に調整され得るので、 微細結晶質格子構造は、 これらの抵抗値間をより迅速な切り替わることが前提となっている。 例えば、 迅速なスイッチの原因となる孤立電子対が Geまたは Sb原子と 結合するとき、 増加した電気的伝導度を提供する たならない。

本発明の半導体材料の半導体材料の1つの特性は、単位体積当たりより多くのかつより小さいクリスタリットが生成される傾向があることである。クリスタタリットサイズは、本発明を具体化する代表的材料のも広い遺択的な範囲は約2000人よりかなり小さく人の最いには従来の材料の特性である約2000~5000人人の場別より小さいということが発見された。クリスタリットの直径、またはクリスタリットが球形な形状でない場合の直径とにする「特性次元(characteristic dimension)」の直径として定義されている。

本発明の基準に一致するTeGeSb材料の種類の高抵抗 状態の組成物は、一般的に、従来の電気的に消去可能 なメモリ材料に存在する量と比較してTeの濃度が実質 的に減少していることによって特徴付けられることが 決定された。実質的に改善された電気的スイッチ実行 特性を示すある組成物では、堆積されたままの材料中

Te:Ge Sb系の3元ダイヤグラムを第8図に示す。
Te.Ge およびSbの種々の混合物から溶験物が調製され、この溶験物は迅速な凝固により多相中に偏析された。これらの迅速に凝固された溶験物の分析は、10の異なる相(迅速に凝固された溶験物のうちのどれにも全てが存在しない)の存在を示した。これらの相は、元素のGe.Te およびSb、2元化合物のGeTeおよびSb.Te,、ならびに5つの異なる3元相である。全ての3元相の元素組成は、疑似2元のGeTe-Sb.Te。系列上にあり、第8図に示す3元ダイヤグラムの参照文の3元相中の元素の原子比は、第1表に示される。第8

添え字は構成元素の原子%を示し、トータルで100 となる。TMは 1 以上の選移金属であり、 a および b は基本的な 3 元Te-Ge-Sb系について上述したものであり、 c は約90から約99.5%の間にある。 選移金属は好ましくはCr.Fs.Niおよびこれらの混合物もしくは合金を含み得る。 この系に包含されるメモリ材料の具体例は、(TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, (TessGezsSbzz)。Nis, Fes, CTessGezsSbzz)。Nis, Fes, CTessGezsSbzz)

図のさらに詳細な説明は、以下に示される。

第1表 TeGeSb系の観察された3元結晶

指示	Ge⊘ %	Sbø%	Te Φ %
Α	40	10	50
В	26	18	56
С	18	26	56
D	1 4	29	5 7
E	8	3 5	56

本発明の新規なメモリ素子は、メモリ材料のポリュームを含み、このメモリ材料は好ましくは少なのとも1つのカルコゲンを含み、かつ1つ以料は3元で Ge-Sb系の我々のメモリ材料の元素的に変更したメモリ材料は、Te-Ge-Sbメモリ合金本的に変更したメモリ材料は、Te-Ge-Sbメモリ合合本的に変更したメモリ材料は、Te-Ge-Sbメモリ合合本的に変更したメモリ材料は、Te-Ge-Sbメモリ合合本的に変更なかたが態である。この元素的変性は、基本のに選移金属を、Seなどの付加コゲン元素を伴ってまたは伴わないで、混合変性カルコゲン元素を伴ってまたは伴わないで、混合変性カルコゲン元素を伴ってまたは伴わないで、混合変性カルコゲン元素を伴ってまたは伴わないで、混合変性ないによって達成される。一般的に、元素的に変性れたメモリ材料は、2つのカテゴリに分類される。

第 1 は Te. Ge. Sbおよび遺移金属を含み、これらの比は、(Te. Ge. Sb. too. (1. b) c TM 100-c である。ここで、

(TesaGezaSbzz) auCraFeaSea などを含むであろう。

「組成変性」は、ここでは、材料固有の抵抗を増加するためにバンドギャップを広げる元素の添加をきみ、実質的に安定な抵抗値をもたらすために、メモリ材料のポリュームを組成的に変性するいとである。例えない様に傾斜させた組成を含ませることである。例えば、メモリ材料のポリュームは、第1のTe-Ge-Sb合金まで傾斜するで、第2の組成が異なるTe-Ge-Sb合金まで傾斜するで

あろう。組成傾斜は、セットされた抵抗値のドリフトを減少するあらゆる形態に採用されるであろう。例えば、組成傾斜は、第1および第2の合金が同一の合金系であることに限定される必要はない。また、傾斜は、2つ以上の合金で達成され得る。傾斜は、一様で連続的でも、または一様でなく非連続的でもよい。抵抗値ドリフトを低減する結果となる傾斜組成の具体例は、 
我面の Ge. \*\* Sb. \*\* Te\*\* \*\* への一様で連続的な傾斜を含む。

抵抗ドリフトを低減するために取りうる組成変性の 他の態様は、メモリ材料のポリュームを層状にするこ とによる。すなわち、メモリ材料のポリュームが、複 数の、分離した、比較的薄い異なる組成の層で形成さ れるであろう。例えば、メモリ材料のポリュームは、 1 つ以上の対の層を含み、そのそれぞれが異なる Te-Ge-Sb合金で形成されているであろう。また、傾斜 組成の場合と同様に、抵抗値ドリフトを実質的に低減 する結果となる層の組み合わせであればいかなるもの も採用し得る。層は、同じ程度の厚さでもよいし、異 なる厚さでもよいであろう。層の数はいくつでもよ く、同一の合金の複数の層も、隣接してあるいは互い に難れてメモリ材料のポリューム中に存在してもよ い。また、しかなる数の異なる合金組成物も用いら れるであろう。組成層状化の具体例は、Ge, 4Sb \*\* Te \*\* およびGezzStzzTesoの交互の対の層を含むメモリ材料

レーションチャネル16がn-エピタキシャル層14に形成 されている。これらp-ドープアイソレーションチャネ ル16は第1図に示すようにp-基板10までずっと下方に 延び、そしてまたn-エピタキシャル層14を完全に囲ん で延びてn-エピタキシャル層14の島18をアイソレート しかつ規定している。島18は第2図の上面図により明 瞭に示されておりそこではp-アイソレションチャネル はn-エピタキシャル材料の島18を規定しかつアイソ レートするアイソレーション格子を形成するように示 されている。p-ドープアイソレーションチャネルのか わりに、SiO<sub>2</sub>アイソレーション清を島18のアイソレー ションのために用いることもできる。かかるSiO\*アイ ソレーション溝の形成技術は当業者によくしられてい る。ついで熱的に成長したSiOzの層20が上述した構造 の上に形成されそしてエッチされて島18上に開口22を 形成する。次いで第1図に示すように開口22によって 規定される範囲内にp・材料の拡散領域24が形成され る。p-領域とnエピタキシャル層からなる半導体接合 はSi0.層20の開口22を通して露出されたnエピタキ シャル層のそれぞれと直列なp-n ジャンクションダイ オード26を規定する。

次にメモリ素子30がダイオード26と個別に直列にオーミックコンタクトするようにp\*領域24上に堆積される。メモリ素子30は高耐蝕性金属(例えばモリブデンなど)の底部の電気的接触層32を含んでいる。以前

のポリュームである。

抵抗変化を減少させる組成的不均一性のさらに他の形態は組成的な傾斜と組成的な層化との組み合せによって得られる。特に、前述した組成的な傾斜は記憶材料の安定なポリュームを形成するために上述した組成的な層化のいずれとも組み合せ得る。例えばこの組み合せを採用したメモリ材料のポリュームは:(1) GerrSbrrTerの個別の層とそれに続く GerrSbrrTerの傾斜した組成を含むメモリ材料のポリュームおよび GerrSbrrTerの傾斜した組成を含むメモリ材料のポリューム、である。

さて第1図を参照すると、p-型にドープされ図示された他の要素の堆積のためのp-基板である単結晶シリコン半導体ウエハ10上に形成された本発明の電気的に消去可能なメモリー構造の一部の前面図が示されている。p-基板10にn・チャネルが形成されており、それれらこの分野で公知の方法で拡散ドープされ得る。これらいチャネル12は紙面に垂直な方向にチップを横切れて延在し電極の一組み、この場合には個個のメモリを形成している。

この n\*格子構造の上に厚さ約5,000 人の n-ドーブ結晶エピタキシャル層 14が形成されている。 既知のマスキングおよびドーピング技術を用いてp-ドープアイソ

に、オポニックEEPROMにおいて、非品質カーボンの単 一層が拡散障壁層34および38として用いられた;しか しながら、本発明の構造的に変成されたメモリ素子に おいてはこれらの非晶質カーボンは変形され或は除か れる。変形された構造は非晶質カーポンの単一層に代 る単一の非晶質シリコン層かまたは非晶質カーボン層 とメモリ材料36の層との間に配置された薄いシリコン 履を含んでいる。耐蝕材料40の薄い上部電気接触層は モリブデンで作られ導電性の拡散障壁層38は非晶質 カーポン、非晶質シリコンまたは非晶質カーポン/非 晶質シリコンの2重構造である。接触層32.34.38およ び40はメモリ材料36の層と優れた電気的接触を形成し また層34および38はモリブデン金属および/またはカ ルコゲナイド記憶材料36のポリュームと接触する選択 的な外部接触格子材料の拡散を妨げる拡散障壁を形成 する。層34および38の非晶質シリコンは、非晶質カー ポンと組み合せて用いられるときは比較的薄く、典型 的には50から600 人、特に100 から400 人の範囲であ る。層 34 および 38として単独に用いられるときには、 非晶質シリコン層はその電気抵抗に依存して約400 と2000人の間である。モリブデン層は比較的厚く、約 1000から2000人の範囲内である。

メモリ材料3.6は多元半導体材料、例えばここで開示されるカルコゲナイド材料で作られている。層3.6は例

えばスパッタリング、蒸着またはRFグロー放電などのプラズマ技術によって増強されてもよい化学気相堆積(CVD)によって堆積され得る。本発明のカルコゲナイドメモリ对料は最も好ましくはRFスパッタリングおよび蒸着で作られる。カルコゲナイド層36のRFスパッタリングおよび蒸着の典型的なパラメータは第2表および第3表にそれぞれ示されている。

## 第 2 表 マFスパッタリング堆積パラメータ

典型的な範囲

パラメータ

基礎 王力	8 × 10 - 7 - 1 × 10 - *Torr
スパッテリングガス	4 - 8 mTorr
(Ar)圧力	
スパッタリングパワー	40 - 60 watts
周 波 数	13 - 14MHz
堆積速度	0.5 - 1 Å /sec
堆積時間	20 - 25 min
膜摩	750 - 1250 A
基 板 温 度	室温 - 300 ℃

メモリ材料36の層は好ましくは約200 人から5000人の厚さ、より好ましくは約400 人から2500人、最も好ましくは約250 人から1250人の厚さに堆積される。半導体材料36の孔の横方向の寸法または直径は実際上の制限はないが、1から2マイクロメータより小さいかまたはその程度である。高導電材料の実際の導電路の直径はマイクロメータより小さく定められてきている。こうして孔の直径はリソグラフィーの解像度の制限が許すだけ小さく、事実、孔が小さければ小さいほど電気的なスイッチングに必要なエネルギは小さい。

# 第3表 蒸着堆積パラメータ

パラメータ	典型的な範囲
基礎圧力	1 × 10-4 - 5 × 10-4Torr
蒸着温度	室温 - 300 ℃
堆積速度	0.5 - 3.5 Å/sec
堆積時間	3 - 20 min
膜厚	750 - 1250 A
基 板 温 度	室温 - 300 ℃

本発明の好適な実施例において、孔の直径は材料が 低抵抗状態にスイッチされるときに形成される低抵抗 路の直径と実質的に一致するように選ばれる。メモリ 材料36の孔の直径は、したがってメモリ材料36のポ リュームがリソグラフで可能な大きさに、抵抗のいろ いろな状態の間でスイッチされる材料36のポリューム に、限定されるように好ましくは1マイクロメータよ り小さい。このことはさらにスイッチング時間および 抵抗の検出可能な変化を開始させるのに要求されるエ ネルギを減少させる。ここで使われる「孔の直径」と 言う語は第1図に示すようにメモリ材料36および下部 p\*層と上部導電体42とともに形成された接触領域の下 に延在するメモリ材料36の横方向の断面寸法を意味す る。メモリ素子の孔の領域はメモリ素子の適当な動作 のために必要な上部および下部電極と電気的な接触を 除いて熱的にアイソレートおよび/または制御される ことがさらに好ましい。これはさらに孔のスイッチさ れたポリュームからの熱の移動と抵抗の運移のために 要求される電気的なエネルギを限定し、制限し、かつ 制御する。このことは第1図の実施例においてメモリ 素子30の横方向の周囲を囲む酸化物層20および39に よって成し遂げられる。従って、エネルギノ電流ノ電 圧を最小にするために、孔は250 Aという小さな直径 が採用され得る。

層 32,34,36,38 および40がエッチされ酸化物層 39が

その上に形成されエッチされて図示するように関口が メモリ素子30上に残される。他の方法では、メモリ素 子は層32および34を最初に堆積しエッチしその上に残 りの層 36,38 および 40を堆積し次いで個別にエッチし て選ばれた寸法にする2工程で作られてもよい。層 32,34,36,38 および40によって形成される全体構造の 上にアルミニウム導電体42で作られた第2の格子構造 が堆積される、導電体42は導電体12と直角の方向に延 在し個々のメモリ素子へのx-y格子接続を完成す る。Si:N. たはポリアミドなどのプラスチックなどの 適当な封止剤でできた頂部封止層 44が全体の集積構造 を覆っている、封止層は性能の低下および劣化を起こ し得る湿気および他の外部要素に対して構造を密封す る。Si \*Na 止削は、例えば、低温プラズマ堆積法を用 いて堆積することができる。ポリアミド材料は公知の 方法によってスピン堆積および堆積後にペーキングし て封止層44を形成することができる。

CMOS技術は必要な半導体装置をパルクの単結晶半導体ウェハ内に作るので、従って、デバイスの単一の層を作るのにのみ使用できるので、通常のCMOS技術をこのタイプの3次元の記憶アレイを作るのに使うことはできないと言うことに注目することは重要である。さらに、(1) CMOSは充分に小さいフットプリントを作って費用上効果的に大きなアレイを作ることはできない、また(2) CMOSデバイスは、それ等が単一の面内に

存在するので、乙方向に沿って相互接続することはで きない。従って、CMOSデバイスは進歩した並列処理コ ンピュータに必要な、複雑な、3次元の相互接続で作 ることはできない。一方、本発明の3次元、薄膜メモ リアレイ構造には通常の直列情報処理と並列情報処理 の双方の能力がある。並列処理、従って多次元メモリ アレイはバターン認識、分類または連想学習などの複 雑な仕事を迅速に行うことが要求される。並列処理の さらなる使用および記述は、1990年10月5日に出願さ れ本出願の譲受人に譲渡され、かつその開示が参 照として本出願に組み込まれている米国特許出願番号 594.387 に公開されている。第1 図の実施例に示す集 積構造では:しかしながら、メモリ素子とその分離 (アイソレーテイング)ダイオードの完全に縦の集積 構造が形成され、こうして基板上でメモリ素子とダイ オードの各組み合せによって占められる面積を最小に している。このことはチップ内におけるメモリ素子の 密度は本質的にリソグラフィーの解像能力のみによっ て制限されることを意味する。

第2図の実施例はダイオード27がショットキバリアとして n 層 14と金属層 29、例えば白金シリサイドであってもよい、との間に機能的に配設されているのを除いて第1図と同じである。その他の点については、第2図に示したメモリセル/分離素子の構造例は第1図で示したと同じ方法で作られ同じ要素には同じ参照

数字が付けられている。

こうして形成された集積回路は第3図に示すように 接続されたx-y メモリマトリックスであり、その中で 各メモリ素子30は水平×-線42と垂直y-線12の間で ダイオード26と直列に接続されている。ダイオード26 は各メモリ素子30を電気的に分離するのに役だってい る。本発明の電気的に消去可能なメモリの他の同路機 成は、勿論、可能であり実施できる。一つの特に有用 な構成は3次元の、多水準アレイであり、その中でメ モリまたは制御素子およびそれ等それぞれの分離デバ イスの複数の面が互いに積層されている。メモリ素子 の各面は複数の行と列として配列され、それによって x-y アドレシングを可能にしている。面のこの積層は メモリ蓄積密度の増加に加えて、付加的な乙次元の接 統を可能にする。この配列は真に知的なコンピュータ のニューラルネットワークをシミュレートするのに特 に有用である。

第4図は第1図のメモリセルの実施例の一部の模式 的な回路図である。回路は図示されるように x アドレス線と y アドレス線の間で分離ダイオード 26と電気的 に直列に接続されているメモリ素子 30のそれぞれの x-y 格子を含んでいる。アドレス線12 および 42は当業 者によく知られた方法で外部のアドレス回路に接続されている。メモリ素子を分離素子と組み合せた x-y マ トリックスの目的はメモリ素子のそれぞれがマトリッ クスの近接したまたは離れたメモリ素子に蓄積された 情報との干渉なしに読み出されかつ書き込まれること を可能にすることである。

第 5 図に、その上に形成された本発明によるメモリマトリックス 51を有する単結晶半導体基板 50が図式 クタに示されている。同じ基板 50上には集積回路コネ 53によってメモリマトリックス 52が同様に形成されてアドレシングマトリックス 52はメモリマトリックス 52は メモリマトリックス 51に印加されるセッティング および リーディング パルスを 規定しかつ制御する 信号発生手段を 備えている。もちろん、アドレシングマトリックス 52は 固体メモリマトリックス 51と集積され同時に形成されることもできる。

多くの応用が望まれていると思われている比較的ルギンスイッチング速度および低いスイッチング 速度およてび低いなくとも 1 個のキャパシタが各メモリ素子に対しは集るのと 1 ののようの 1 を 1 を 2 の 1 を 2 の 1 を 3 の 1 を 3 の 1 を 4 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 5 の 1 を 6 の 1

子は、分離ダイオードおよび素子に対する接点の対を 完備して、それ自身著しく高いピット密度が可能なよ うに充分に垂直に集積課化される。実際に、本発明の メモリは、揮発し従って本発明で達成される不揮発性 の利点に欠ける固体ダイナミックランダムアクセスメ モリ (DRAMs) において到達されるより大きなピット密 度を提供し、本発明で到達できるピット密度の増加は 集積回路構成のピット当りに占有されるウェハの面 積が小さいためにそれに応じて製造費用の減少に転 化する。このことは本発明のメモリが電気的な性能 およびメモリ蓄積能力の見地からだけでなく価格の 面からも広い応用範囲に対して他の入手可能なメモ りを完成しかつ超えることを可能にする。各ピット 当り少なくとも1個のトランジスタと1個のキャパシ 夕で形成される従来技術の半導体メモリとの比較によ り、本発明の集積回路構成は、第1図に示すように、 同じフォトリソグラフィーの分解能を用いる従来の構 成とと比較して1チップ上に高いピット密度で形成す ることができる。より高いピット密度が与える価格上 の利点に加えて素子が互いに近接して位置しかつリー ドの長さ、容量、および他の関連するパラメータ がさらに最小にされ、それによって性能が強調され

本発明の新規な半導体材料の利用によって、フェルミ準位の位置の変化および対応する電気伝導度の変化

形態では安定な室温相は六方晶相であるが、高温では

それは面心立方晶相に変化すると信じられている。アニールされたとき、この非晶質状態の膜は約200 ℃の温度で最初に面心立方晶相に結晶化する;しかしより高温のアニーリングでそれは六方晶相に変化する。この構造の転移は膜の個別の組成に依存するある温度で起きる。非晶質および結晶質のGe-Sb-Teの薄膜の電気的な性質は特徴ずけられている。非晶質状態では、光

吸収測定による光学的バンドギャップは 0 から35原子 %まで Sbの組成に鈍感で約0.7eV と測定されている。 材料の電気的な活性化エネルギは非晶質 GeTeにおける 約0.4eV からGe: 18b: 1Tes 1における約0.3eV まで僅か

に減少する。

アニーリングに際して、非晶質膜は、組成に関係なな、面心立方晶相に結晶化する。これらの膜の電気心で 薄度は非晶質相における約10<sup>-1</sup>(ohm-cm)<sup>-1</sup>に増加する。この面心立方格子に対する 移は約180 でで起きる。この面心立方格子に対する フェルミ準位の位置は約0.18eVであり測定されたおろ クバンドギャップ約0.4eVのほぼ半分である。約180 ら約300 での範囲のさらなるアニーリングは材料の電 気伝導度および光伝達のいずれをも変化吸収は無視の から50ミクロンの範囲で測定された赤外吸収は無視で きるものであり、それは面心立方構造の中の自由なる。 電キャリアの濃度が比較的低いことを示している。 をもたらすのに必要なエネルギが 1 桁まで減少される。 さらに、本発明によって必要であると考えられるビコジュールのエネルギでさえ電気パルスの継続時間を減少することによってさらに低くできることが今や信じられている。加えて、材料の厚さの減少はメモリ素子を所定の抵抗値にセットするのに必要なパルスエネルギをさらに減少することができるだろう。

以下の詳細な説明の節は開示された発見の範囲の理 解が進むように説明することを意図したものである。 融液から成長した結晶性GeTeは室温で菱面体的に歪ん だ(90° NaC1(すなわち面心立方)の代りに88.2°) 構造を持っている。この構造は400 ℃以上で面心立方 構造に変化する。菱面体的な歪みの起源および特にそ のような歪みと高導電性p型GeTeのGe空孔の濃度の関 係は未だ明らかでない。この菱面体的に歪んだ結晶 状態において、GeTeは金属的な伝導度 (≈10° −10⁴) (ohm-cm) \* 'を示す。この薄膜形態において、GeTeは非 晶質相で成長されることができそして約200 ℃で、面 心立方構造に結晶化する。膜の微細結晶構造のために この準安定な面心立方相は室温で安定である。しかし ながら、400 ℃以上のアニール温度で、Sb含有量に依 存して面心立方構造は安定な六方晶または菱面体構造 に変化する。

3 元 Ge-Sb-Te系において、GeTe中のGeのSbへの置換 は純粋のGeTe結晶と同様の性質をもたらす。パルクの

350 ででの熱アニーリングは六方結晶格子構造へのさらなる相転移をもたらす。格子のこの状態ではは電気医は約100(ohm-cm) ー にさらに増加し、 既知知の関われる。 ここで α は吸収係数、 λ は入射光線の波見、 A は自由キャリアの数に比例する定数である。 我々の測定によれば、 材料の光学的バンドギャップは 面心を 変によれば、 材料の光学的バンドギャップは で 立変 によれば、 材料の光学的が起きた後で著しくは変か しかし、 反射率の強い増加(= 25%)が 測定された。

t.

この 微細結晶半導体材料によって示された電気抵抗の可逆的な変化は材料の一つの結晶相内で少なくとも与えられる。この電気抵抗値の約2桁の変化は、パルク材料について実験室で測定されたように、本発明の電気的メモリ素子の抵抗のダイナミックレンジの差に密接に対応する。

材料を面がまたは、ないっとは、はないのでは、ないでは、ないのでは、ないでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ない

本発明の中で述べられている電気伝導度のダイナミックレンジのエンドポイント(フェルミレベルの位置によって決定される)が面心立方と六方格子構造の間の結晶状態の変化に対応する必要のないことことは 注目すべきである。むしろ、より重要なことは、材料 が決して非晶質状態に逆戻りせず、それゆえ電気抵抗 のダイナミックレンジのエンドポイントが一つまたは より多くの結晶格子構造に由来することができまた比 較的低いエネルギ入力および高速で達成できると言う 事実である。

もしも誰かが自由電荷の濃度と結晶格子の構造とは ある程度結び付けられないと考えるなら、多重の安定 な中間相の存在を理解するのに役立つ情報を提供する ことができる可能なメカニズムがある。外部電界の存 在が電荷を移動させそしてそれによって格子を歪ませ ることが知られている。二つのレスポンスは独立であ る。テルルーアンチモン マトリクス中の価電子の数 を変化させるために、ゲルマニウムおよびまたはアン チモン原子が移動させられなければならない。外部電 界の印加の間の歪んだ格子のレスポンスがあるポンド を破壊して付加的なアクセプタ準位(格子の中の正孔 の高い密度)を創りまたは単に結合していない孤立電 子対をその局部的な環境の中で移動させおよびまたは 孤立電子対を相互に作用させてエネルギギャップ中に 状態を創りまたは解消することが可能である。どのよ うな事象でも、最終結果は材料の以前の非晶質または 結晶質状態には独立である。

本発明者は材料が実際に六方格子構造の極端な端でで動作しそれで非常に低いエネルギ入力がフェルをは踏りて立いな証券は低の者しい変化をもたらすのは踏立たとではないと推察する。さらに、本発明者は面心ッけたが好ましい組成比であるとして(2元組成物では下e・・Ge・・が好ましい)、ゲルマニウムおよびノまることで、クルマニウムおよび明することをできると推察する。各原子の喪失はクリスタリトンチモン原子の僅か2%だけの移動で説明することができると推察する。各原子の喪失はクリスタートル当

 スを印加すると、デバイスの抵抗は、ダイナミックレンジの高抵抗端に該当する約7×10<sup>4</sup> オームに関性に該当する約7×10<sup>4</sup> オームに関性とに関加する。この抵抗対電圧のプロットの直線性にこれをした性がある。これである。これである。これである。これである。これでプロットの直線性、およびプロットに沿った両的なである。これで対して、本半導体材料は、直接的な重要である。とが分かる。

電気抵抗のダイナミックレンジ内の所望とするに たび、ルによるは、 をでしているに必要な信息等等は をでしている。 は、同様に前述のファクターおよびは問間は、の をでしている。 のファクターおよびは問間は、の をでしている。 のファクターのではは、 のでは、 のでは

所与のメモリ素子の抵抗を読み、そして、必要なと きに該抵抗を調整するフィードバックループを、本発 続く8ポルトの一パルスと、あるいは単一の5ポルトに続く4ポルトの一パルスと同じ抵抗値を達成することができる。したがって、無理のないことであるが、この画期的な材料の顕著な動作特性を説明することは 大変に難しい。

第7図は、本発明の半導体材料の新規なクラスに属する典型的なTe-Ge-Sb組成物から得られた電気的および光学的データを示す表である。このデータは、スパッタリングによって堆積され、その後、空気中で堆積後の熱アニールに晒されたサンブルから得られたものである。このデータから分かるように、調製し

たままの非晶質相は、約0.7eV のバンドギャップ、約 0.37eVのフェルミ準位の位置、および約35%の光反射 率を有している。この材料は、該非晶質相にある場 合、狭いバンドギャップの真性半導体として挙動す る。しかしながら、特に興味深いものは、前記非晶質 材料が転移できる二つの結晶格子相の電気的特性およ び光学特性である。前述と同じ組成物の "調製された ままの"面心立方晶相は、約0.4eV のパンドギャッ プ、約0.18eVのフェルミ準位の位置、48%の光反射率 を有し、狭いバンドギャップの真性半導体材料として 挙動する。さらに、前述のサンブルの六方晶相は、前 記面心立方晶相と同じバンドギャップを有するが、熱 アニールの状態に依存して約0.0 ないし約0.18eVの範 囲のフェルミ準位の位置の広ダイナミックレンジを有 する。前記六方晶相は、約48から約73%の範囲の光反 射率を有し、狭いバンドギャップで、p-形の、縮退半 導体材料として挙動する。このフェルミ準位の位置の レンジと、結果的に得られた電気的(導電度/抵抗) および光学的(反射率)特性の広ダイナミックレンジ とは、情報のグレイスケールの電気的および光学的記 **憶用に有用である。縮退の挙動、すなわち、フェルミ** 進位位置の価電子帯端内への移動は、顕著である。自 由電荷の濃度は、狭いバンドギャップ材料における該 挙動を測定するために、大変高くなければならなず、 前記材料内では、熱電荷の発生は、通常このような外 因性の挙動を抑制する。したがって、このような高い 正孔 濃度は、本発明の最も重要な側面の一つであ ス

本電気的メモリの転移のスイッチングは、従来技術で要するエネルギよりかなり低いエネルギしか必要要しない。我々の現在までの理解に基づくと、これは質から結晶相への相転移に依存するのに対し、本材料は、結晶相から結晶相への相転移で動作するとともに、単一の結晶相内でも動作し、これらの相転移から電気伝導度の向上が得られる。

本発明者の推測するところでは、本材料は実際のに 大変には、本材料は実際のでは、大変に 大変には、では、大変に では、では、できる。 では、では、できる。 では、のでは、できる。 では、のでは、できる。 では、が、できる。 のが、では、のでは、できる。 のが、できる。 ののでは、ののでは、できる。 のが、できる。 のが、ことが、できる。 のが、ことが、できる。 のが、ことが、できる。 のが、ことが、できる。 のが、ことが、できる。 のが、ことが、できる。 のが、ことが、できる。 できた。 できる。 できた。 できる。 できた。 できたる。 できた。 できた。

融液からの急激な固化によって、偏析する相は、それらの合金から延びる実線または破線によって示されている。三つのTeがリッチな融液の開始組成物は、この三成分系ダイアグラムに丸記号によって示されている。急激な固化によって、これらの混合物相は、元業Teと、さらに相B、CおよびDに偏析する。

ダイアモント記号で示されている疑似二成分線の右 の組成物の融液は、このダイアグラム上の線によって 示されている相内で固化する。状態図内の三角で示さ れている他の混合物は、元素GeおよびSbに、そして相 Aに固化する。相Aは、相Aの融液組成と近似の組成 の全ての融液の急激な固化において見いだされる。相 Aの組成と同様の組成の溶融混合物は、急激な固化に よってほぼ純粋な相Aを形成する。この相は、この特 性を示す唯一の相である。本発明の改良されたメモリ 素子に用いるために特に重要な合金は、GezzSbzzTess であり、これをGeaSbaTea または2-2-5 と表示する。 この2-2-5 合金は、急激な固化によって、相が、第8 図の状態図に示されている二つの異なった相組成 B (GezaSbiaTeas)と、相組成 C (GeiaSbiaTeas)とに偏 析する。特に重要な他の合金は、GeiaSbzaTear(同様 に GeSb,Te,または1-2-4 と表示する) であり、これ は、GeTe-Sb.Te。疑似二成分線上の成分Dである。こ れらの2-2-5 および1-2-4 合金は、前述したように、 組成が傾斜され、層化され、あるいは傾斜/層化され じるであろう。自由電荷濃度におけるこのタイプの増加は、ここで、"自己ドーピング"または"自己補償"と呼称される。さらに、これらの半導体組成のバンドギャップは、合金化によって拡げられるか、またはより狭められ得る。

前に示したように、第8図は、Ge-Te-Sb半導体合金系の三成分系ダイアグラムである。二成分相および三成分相が四角(■)によって示されるとした先に議論した情報に加えるに、このダイアグラムは他の合金の個析(segrigation)についての情報も提供する。これら他の合金は三角(▲)、ダイアモンド(◆)および円(◆)により示され、それらにおいてその合金が、

た形状のメモリ材料のポリュームを形成するために重要な合金である。

第9 図を丹念に調べると、本発明のメモリ素子は、あるとしても、実験期間内で極く小さな抵抗値の(誤差の選択された限界の外にある)ドリフトを示すに過ぎない設定抵抗値を持っていることが、はっきりと分かる。実質的にドリフトなしに選択された抵抗値に設定するこの能力は、該メモリ素子の抵抗値にかなりのドリフト(すなわち、許容誤差限界の外にある)があると記憶情報の損失につながるという場合における不

可欠な特性を表している。 "立ち上がり時間" という明語は、ここで用いたように、信号開始か示してお食がピークに連し時点までの時間間隔を示しており、この間に信号の強さが連続的に増加する。同様に、 信号の強さのピークが止まった時点から最後に 信号が不連続となるまでの時間隔を示しており、この間に信号の強さが連続的に減少する。

第 10図 は、 Ge-Sb-Te系の三成分系合金の原子構造 と、二成分系合金Ge-Te の原子構造とを示している。 二つの三成分系合金は、前述の1-2-4 組成物(第8図 の三成分系ダイアグラムの組成物 D) と 2-2-5 組成物 とである。第3の三成分系合金は、GeaSbasTeam であ り、同様にGeSb.Te,または1-4-7 と表示する。この 1-4-7 合金は、第8図の三成分系ダイアグラムの組成 物をに相当する。これらの合金の原子構造の表示で は、白抜きの円はGe原子を表し、斜線を引いた円はSb 原子を表し、点を描いた円はTe原子を表している。第 10図に示されているように、各合金の原子配置は、面 心立方結晶構造である場合は、配列され、繰り返され た原子の層から形成されている。このfcc 配置は3つ の異なったタイプの層を形成しており、それらは第10 図にA、BおよびC と記されている。タイプBとCの 層は3つの原子からなる層であり、タイプAの層は7 つの原子がらなる層である。

( n 秒 ) の一つとをそれぞれ示す三次元グラフである。第11a 図は、様々なパルス振幅に対する(前記ス 様々なパルス振幅に対すると、パルス立ち上がり時間の関数としてデバイの時間をとれてなり、3 ナノ秒のパルス立ち上がり時間を30ナノをおり、3 ナノ科のパルス 幅にしてデバイス抵抗が示されており、3 ナノ科のパルス 幅に対する(前記定義の)パルス 立ち下がり時間のパルス である。第11c 図は、様々なパルス 振行が示されてのものである。第11c 図は、様々なパルス 振行が示するのものである。第11c 図は、様々なパルス 振行が示するのものである。第11c 図は、様々なパルス 高対するパルス 立ち上がりおしてデバイス抵抗が示するに、パルス 立ち場合のものである。

第10図に示されている1-4-7、1-2-4 、および2-2-5 合金は、本発明の基本メモリ素子として重要なものいるあり、本発明の基本的に改良したメモリ素子に用ってる、を存在する場合、該遷移金属は、Te-Ge-Sb母材を全体ののは、スイッチングをもいって、に要する場合、該遷移金属は、Te-Ge-Sb母材を電流の低減とデータ保存の熱安定性の向上をも強って、に要する場合に、前記母材の電子的構造においてSeがTeと置からしていることが分かるが、遷移金属の精確な位置が分しているためと思われる。

また、前述したように、Ge-Sb-Te合金材料が加熱された基板上に蒸着される場合、該材料は異方性形に強 はされる。すなわち、この形態に堆積される場も板に合金材料のクリスタリットは構成原子成分層が基板に合金材料のクリスタリットは構成原子成分層がある。もなるが、では平行に配列されるように配向される。もが、でいた。ない、では 異方的に流れるようにななるが、でいた は エネング を抵抗の低いセット 電流 は が が まいてまい で 東現するように、 該材料の原子配列の長期に亘る実現性を提供する。

第11a 図、第11b 図および第11c 図は、デバイス抵抗 (キロオーム) 対入力設定振幅(mA)と、パルス立ち上がり時間、パルス立ち下がり時間またはパルス幅

第 i 2 a 図 お よ び 第 i 2 b 図 は 、 設 定 抵 抗 値 を 安 定 化 す るために成分調整をしない場合およびした場合のそれ ぞれにおいてメモリ素子から得たデータをグラフ表示 したものである。これらのグラフにおいて、デバイス 抵抗が縦軸にプロットされ、メモリ素子を設定してか らの時間が横軸にブロットされている。第12a 図に は、単結晶Ge-Sb-Teから形成されたメモリ材料のポ リュームから製造された5つの異なったメモリ素子に ついて得たデータが示されている。これらのメモリ素 子は、選択された抵抗へ設定され、様々な時間の後、 核素子の抵抗値が測定された。これらのデータによ り、これらのメモリ素子(すなわち、成分の調整を行 わないもの)は、高い抵抗ドリフト値を示すというこ とが明らかである。第12b 図には、第1のGe-Sb-Te含 金(1-2-4) から第2のGe-Sb-Te合金(2-2-5) まで連続 的かつ均一に租成傾斜されたメモリ材料のポリューム から製造された12の異なったメモリ素子について得た データが示されている。さらに詳しくは、1-2-4 合金 の第1の不連続な層が堆積された。1-2-4層の上にお いて、その組成は、その厚みの反対面が2-2-5 組成と なるように、均一かつ連続的にカルコゲナイト材料の 1000オングストロームの絵厚に亘って調整された。こ れは共蒸着または複数のターゲットを同時にスパッタ することにより容易に実現されることに注目された い。これらのメモリ素子は、5から11ポルトのパルス

を入力することにより、抵抗値のダイナミックレンジ 内の選択された抵抗に設定された。同様に、様々な時 間の後、該メモリ素子の抵抗値が測定された。第126 図にブロットされているデータから、組成調整したメ モリ材料のポリュームを含むメモリ素子は、組成調整 をしないメモリ素子に比べて経時的に十分に安定した 抵抗値を示すことが明らかである。本発明者は、組成 変成が設定抵抗値を安定化するメカニズムを説明する ことができない。そのメカニズムは、次に堆積される 材料の成長を核形成するか、"成長の激増的なプロ フィール"を提供するためにテンプレートを与えるの と同じ程度の簡単なものであると思われ、あるいは該 メカニズムは、該メモリ材料の格子構造に歪みを印加 するのと同じ程度に複雑なものであるとも思われる。 メカニズムがどうであろうと、本発明は、該メモリ材 料の設定抵抗を安定化する組成変成のこれら形態を実 現できるという重要性を持つ。

第13図は、そのコンタクト層に薄膜シリコン層がない場合の (TereGerrSbrr) e o Nie Serなる公称化学組成を有するメモリ素子から得たデータをグラフ表示したものである。 第13図には、縦軸にプロットされているデバイス抵抗と、これに対して横軸にプロットされている書き込み/消去サイクル数とが示されている。該案子は、高抵抗値に設定するためには、3.1 ポルトで2ミリアンベアの電流で40ナノ秒のパルスを用いてス

ることが明らかとなる・そのスイッチング安定性が(なる・そのスイッチング安定性が(なる・オータのノイズレスに対ける・すなわち、ボータのノイズ関係の抵抗との差)が顕著に減少している・ストルスに対ける。さらに、ストッチング安定性の向上に加えて、高低に、電流要求イッチングを定性の向上する・さらに、、25から値との間の絶対値もまた向上する・さらに、構造的にで、シリコンコンタクト層の付加によって、25から50パーセントだけ減少されている・最後に、構造的にで成された素子のサイクル寿命も少なくとも一桁オーダの大きさだけ増加している。

イッチされ、低抵抗値に設定するためには、1.9 ポルトで1ミリアンペア電流で400 ナノ秒のパルスを用いてスイッチされる。このグラフには、比較的低いが、たった約10°の書き込み/消去サイクル寿命の電流のスイッチングパルスを用いた、二つの抵抗の検出値間のかなり安定なスイッチングが示されている。

第14図には、メモリ材料のポリュームと非品質出表 層との間に配置された200 人の薄膜非晶質シリコンコ ンタクト層を持つ (TesaGezaSbza) NiaSesなる公称化学 組成を有するメモリ材料のポリュームを含むメモリ素 子について得たデータがグラフ表示されている。第14 図には、縦軸にプロットされているデバイス抵抗と、 これに対して横軸にプロットされている書き込み/消 去サイクル数とが示されている。該素子は、高抵抗値 に設定するためには、4.2 ポルトで1.5 ミリアンペア 電流で25ナノ秒のパルスを用いてスイッチされ、低抵 抗値に設定するためには、2.0 ポルトで0.5 ミリアン ベア電流で400 ナノ秒のパルスを用いてスイッチされ る。このグラフには、比較的低いが、少なくとも約 10°の書き込み/消去サイクル寿命の電流のスイッチ ングパルスを用いた、二つの抵抗の検出値間のかなり 安定なスイッチングが示されている。

構造変成をした場合のデバイスとしない場合のデバイスの比較により、シリコンコンタクト層を有するデバイスでは多くの物理的/電気的特性が改良されてい

こで用いられた評価基準は、デバイス抵抗が、電気パルスが印加された後すぐに測定された値以下の値に落ちる時点の点である。

第15図を吟味してみると、標準メモリ材料を組み込んだデバイスが約90℃の継続的な温度で約1.0年間のデータを維持するであろうということがわかるのに、上記変成されたメモリ材料を組み込んだ本発明のメモリデバイスが約1.10 ℃の継続的な温度で約1.0年間のデータを維持するであろうということがわかる。これは、標準メモリ材料に対して増加しており、高温使用時において、より信頼性の高い変成メモリ材料をメモリ素子に組み込ませるものである。

ここに開示した所有権をもつ材料およびデバイスの 構成の使用を通じて、電気的に消去可能で、直接上書き可能なメモリ素子が開発された。それは、SRAMの読み書き速度に近付いた速い読み書き速度; EEPROMの不揮発性ランダムアクセス再プログラミング能; およびハードディスクメモリの記憶のメガバイト当たりの価格に近い価格を提供する。

本発明の材料の自由電荷濃度調整能の結果が半導体デバイスの分野において経済的な衝撃を与える可能性がある。上記の背景説明の部分において詳述したように、ここに関示した電荷キャリア調整は、従来技術からの基本的な出発を表す第5番目を表している。簡単に述べたように、本発明の材料において、電界を除去


おける幅広いオペレーショナルマージンに貢献する1


より小さい比例因子を示す。


ここに開示した内容が本発明の十分で完全な開示をなす目的のために記述された詳細な実施例の形態で表されたものであることが理解されるべきである。また、そのような詳細な説明は、添付された請求の範囲に述べられかつ規定された本発明の真の範囲を限定するように解釈されるべきではない。


ある。


オポニックEEPROMのプログラミングと協同したス レッシュホールドスイッチング事象(event) がある。 このため、ある者は他のスレッシュホールドスイッチ のようにオポニックEEPROMのプログラミング電圧がカ ルコゲナイド合金膜厚依存性を示すであろうと期待す る。事実、オポニック EEPROMにおいて、スレッシュ ホールドスイッチング電圧はプログラミング事象から 読み出し事象を分離し、だめになった読み出し部分を 除去し、およびデータ読み出し中に良好なオペレー ショナルマージンを提供するのに寄与する。我々のデ パイスは印加された電界が低いときは直線状の抵抗特 性を示す。その後、電界を増加させると抵抗がスレッ シュホールド電圧まで次第に減少してゆく。一度、ス レッシュホールド電圧を過ぎると、デバイスは、高い 伝導性の"ダイナミックオン"状態への負性抵抗トラ ンジションを表す。印加された電界が除去されたと き、デバイスは不揮発性プログラム抵抗状態に戻り、 電流/エネルギブロフィールに依存する値をダイナ ミックオン状態における"メモリ平衡時間"中、経験 した。スレッシュホールド電圧がデバイスの抵抗に依 存するが、そのスレッシュホールド電圧時のデバイス 電流はすべてのデバイス抵抗に対して相対的に一定で ある。厚さとスレッシュホールド電圧との関係に近似 する関係は、見かけ上同一の厚さを有するデバイスに














相型 PHASE TYPE	パンド ギャツオ BAND GAP (eV)	フェルミ 事性 FERMI LEVEL (eV)	伝導型 CONDUCTIVITY TYPE	830nmにおける 反射像 REFLECTIVITY AT 830 nm
京品質 AMORP	0.7	0.37	INTRINSIC BX	35%
面心立方晶系 FCC	0.4	0.18	INTRINSIC TO *	48%
六方晶系 HEX	0.4	0.18-0.0	P-TYPE PB	48-73%


<u>FIG-7</u>





# 特表平6-509909 (31)


















FIG-12a









	国 祭 掲 査	報告	PCT/US92/0681	
IPC(5) US CL According to B. FTEL Management de	SSFICATION OF SUBJECT MATTER HOIL 45/00 5371,4.5, 1854/63 5101,4.5, 1854/63 5101,4.5, 1854/63 5101,4.5, 1854/63 5101,4.5, 1854/63 5101,4.5, 1854/63			
	on rearched other than minimum documentation is the			
C. NXC	UMENTS CONSIDERED TO BE RELEVANT  Chappe of decument, with indication, where is			Relevant to clasm No
X	US,A, 4.177,475 (Holmberg) 04 D	<del></del>		
Y	US,A. 1,703,123 (Shanks) 13 document	May 1980 S	ee the whole	35-36
Ford	ner discognishes are listed in the contamustion of Box (	: D 544 pt	ant family snotes.	
*	more adaptive of the hamiltonian of the set		per publicate eller für sich aus auch eine sich specie von der geste der ges	
7 :	ست سنا سا هند پیگا استخدار بن به به به استخدار سید. اد مدار هند بیشا			
	actual completion of the international search	Date of making of	04 DEC	
Det PCT	mailing address of the ISA IAI mer of Printes and Trademarks a. D.C. 20031	Authorized efflorr	LABORAGE BASSES	A POSC-10

### フロントページの続き

(31)優先権主張番号 789,234 (32)優先日 1991年11月7日 (33)優先権主張固 米国(US) (31)優先権主張番号 880,763 (32)優先日 1992年5月8日 (33)優先権主張国 米国(US) (31)優先権主張番号 898,635 (32)優先日 1992年6月15日 (33)優先権主張国 米国(US)

(81)指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, SE), CA, JP, KR, RU

(72)発明者 イエ, キウイ

アメリカ合衆国 48307 ミシガン州 ロ チェスター ハンプトン サークル 400 アパートメント ナンバー 201 (72)発明者 ストランド、ディヴィッド、エイ アメリカ合衆国 48323 ミシガン州 ウ エスト ブルームフィールド デーンツリ ー 2091

(72)発明者 ハゲンス,スティーブン,ジェイ. アメリカ合衆国 48075 ミシガン州 サ ウスフィールド アレクサンドリア タウ ニィ 2

(72)発明者 ゴンザレス-ヘルナンデス,イエズス アメリカ合衆国 48073 ミシガン州 ロ ーヤル オーク マンスフィールド 5004 アパートメント ナンバー 101

(72)発明者 フリッシェ、ヘルムート アメリカ合衆国 60637 イリノイ州 シ カゴ バックストーン サウス 5801

(72)発明者 コスティレフ,セルゲイ,エイ.アメリカ合衆国 48304 ミシガン州 ブルームフィールド ヒルズ レノックス 1208

(72)発明者 チャオ,ペンジャミン,エス.アメリカ合衆国 48083 ミシガン州 トロイシャーウッド ドライブ 3513